8-3編碼器的真值表如下表所示，完成整個(gè)程序的編寫。

設(shè)計(jì)一個(gè)D觸發(fā)器。

設(shè)計(jì)一個(gè)同步清零D觸發(fā)器。

數(shù)據(jù)選擇器是在多路數(shù)據(jù)傳送過(guò)程中，能夠根據(jù)需要將其中任意一路選出來(lái)的電路。根據(jù)下表（8選1數(shù)據(jù)選擇器的真值表）編寫Verilog代碼。

使用case語(yǔ)句實(shí)現(xiàn)四選一多路選擇器。

設(shè)計(jì)一個(gè)觸發(fā)器。

編寫一個(gè)帶預(yù)置位，清零輸入，上跳沿觸發(fā)的邊沿觸發(fā)器的Verilog 代碼。其邏輯功能表以及電路符號(hào)如下圖所示。

編寫一個(gè)2選1多路器。（輸入a，b；輸出out；輸出由sl電平控制0是a、1是b）。

設(shè)計(jì)一個(gè)異步清零D觸發(fā)器。

利用verilog語(yǔ)言設(shè)計(jì)一個(gè)1/2分頻器。