填空題

Verilog的基本設(shè)計(jì)單元是模塊。它是由兩部分組成，一部分描述（）；另一部分描述邏輯功能，即定義輸入是如何影響輸出的。

答案： 接口
微信掃碼免費(fèi)搜題