<li id="jatav"></li>

填空題

一個大型的組合電路總延時為100ns，采用流水線將它分為兩個較小的組合電路，理論上電路最高工作頻率可達(dá)（）MHz。

答案： 20

你可能感興趣的試題

Verilog 語言規(guī)定的兩種主要的數(shù)據(jù)類型分別是 wire(或 net) 和 reg 。程序模塊中輸入，輸出信號的缺省類型為（）。

答案： wire(或 net)

Verilog語言規(guī)定了邏輯電路中信號的4種狀態(tài)，分別是0，1，X和Z。其中0表示低電平狀態(tài)，1表示高電平狀態(tài)，X表示不定態(tài)（或未知狀態(tài)），Z表示（）。

答案：高阻態(tài)

<dd id="juuha"><meter id="juuha"></meter></dd>

<tfoot id="juuha"><tr id="juuha"><th id="juuha"></th></tr></tfoot>