問答題
程序注解,并說明整個程序完成的功能。
您可能感興趣的試卷
你可能感興趣的試題
4.單項選擇題
請根據(jù)以下兩條語句的執(zhí)行,最后變量A中的值是()。
reg[7:0]A;
A=2’hFF;
A.8’b0000_0011
B.8’h03
C.8’b1111_1111
D.8’b11111111
5.單項選擇題P,Q,R都是4bit的輸入矢量,下面哪一種表達形式是正確的()
A.input P[3:0],Q,R;
B.input P,Q,R[3:0];
C.input P[3:0],Q[3:0],R[3:0];
D.input [3:0] P,[3:0]Q,[0:3]R;
E.input [3:0] P,Q,R;
最新試題
利用verilog語言設(shè)計一個1/2分頻器。
題型:問答題
設(shè)計一個四位全加器。
題型:問答題
設(shè)計一個4位計數(shù)器。
題型:問答題
設(shè)計一個同步清零D觸發(fā)器。
題型:問答題
四位全加器程序如下,補全程序。
題型:問答題
觸發(fā)器設(shè)計程序如下,補全程序。
題型:問答題
設(shè)計一個帶復(fù)位端且對輸入時鐘clk進行二分頻模塊,設(shè)計要求:復(fù)位信號為同步、高電平有效,時鐘的下降沿觸發(fā)。
題型:問答題
利用賦值語句設(shè)計組合邏輯的3‐8譯碼器設(shè)計程序如下,補全程序。
題型:問答題
用Veriog描述帶清零端的4位寄存器。
題型:問答題
編寫一個2選1多路器。(輸入a,b;輸出out;輸出由sl電平控制0是a、1是b)。
題型:問答題