6進(jìn)制異步清零，最后一個(gè)計(jì)數(shù)狀態(tài)應(yīng)該為（）

9個(gè)JK觸發(fā)器，通過(guò)電路設(shè)計(jì)，可以接成（）進(jìn)制以內(nèi)的，任意進(jìn)制的計(jì)數(shù)器。

放大電路靜態(tài)工作點(diǎn)設(shè)置不妥當(dāng)，會(huì)產(chǎn)生飽和失真或截止失真。

本征半導(dǎo)體是（），導(dǎo)電能力弱。

3進(jìn)制的加法計(jì)數(shù)器，需要（）塊JK觸發(fā)器。

集成運(yùn)放的反相輸入端，當(dāng)輸入信號(hào)（ui1）由此輸入時(shí)，輸出信號(hào)（u0）與輸入ui1同相。

全加器的輸入信號(hào)是（）

集成運(yùn)放在信號(hào)運(yùn)算中的應(yīng)用電路有（）

所謂異步時(shí)序邏輯電路，是指電路中所有的觸發(fā)器，具有同一個(gè)時(shí)鐘脈沖CP的作用，因此各觸發(fā)器的狀態(tài)也不可能處于同一時(shí)刻改變。

3位二進(jìn)制加法計(jì)數(shù)器的，計(jì)數(shù)長(zhǎng)度為（）