A.Intel corei3
B.500G
C.4G
D.21時(shí)
您可能感興趣的試卷
你可能感興趣的試題
A.Intel corei3
B.4G
C.500G
D.21時(shí)
A.Intel corei3
B.4G
C.21時(shí)
D.500G
A.Intel corei3
B.4G
C.500G
D.21時(shí)
A.U盤
B.機(jī)箱
C.CPU
D.顯卡
A.顯示器、投影儀
B.激光打印機(jī)、噴墨打印機(jī)
C.掃描儀、手寫板、攝像頭、麥克風(fēng)
D.有源音箱、無(wú)源音箱、耳機(jī)
最新試題
采用1K*1bit的芯片構(gòu)成1K*8bit的存儲(chǔ)器系統(tǒng),每個(gè)字節(jié)的各位分別存儲(chǔ)在8個(gè)芯片中,每次同時(shí)讀寫8個(gè)芯片。()
通過(guò)條件轉(zhuǎn)移指令JXX可以實(shí)現(xiàn)分支結(jié)構(gòu)程序的編寫。()
I2C總線的通信速率僅由主機(jī)確定。
MOV指令執(zhí)行之后將源操作數(shù)(字或字節(jié))傳送到目的操作數(shù)。()
在I2C總線中,應(yīng)答信號(hào)始終由從機(jī)發(fā)出。
容量為8K×8bit的存儲(chǔ)器芯片,該芯片的地址線有()根,數(shù)據(jù)線有()根。
在查詢式輸出接口典型電路中,數(shù)據(jù)端口地址和狀態(tài)端口地址可以是相同地址。()
I2C總線的多主機(jī)仲裁是依靠?jī)蓷l信號(hào)線的開漏輸出與上位電阻形成的()實(shí)現(xiàn)的。
8086CPU讀取外設(shè)端口數(shù)據(jù)時(shí),一次可以讀取16位二進(jìn)制數(shù)。()
只要讀取8086CPU存儲(chǔ)器偶地址存儲(chǔ)體內(nèi)容時(shí),BHE#=1,A0=0。()