若Cache的4個塊號為C0、C1、C2和C3，列出程序執(zhí)行過程中的Cache塊地址流。

如果一條指令的執(zhí)行過程分解為“取指令”和“分析”兩個階段，并采用兩級流水線。為了采用指令取消技術(shù)，請修改上面的程序。

有一個16KB4路組相聯(lián)Cache的32位微處理器，假定該Cache的塊為4個32位的字。主存地址為ABCDE8F8的單元在Cache中的什么位置。

設(shè)計8位字長的寄存器—寄存器型指令3條，16位字長的寄存器一存儲器型變址尋址方式指令4條，變址范圍不小于正、負(fù)127。請設(shè)計指令格式，并給出指令各字段的長度和操作碼的編碼。

如果在程序執(zhí)行過程中訪問一個頁面，平均要對該頁面內(nèi)的存儲單元訪問1024次，求訪問存儲單元的命中率。

在編號分別為0，1，2，……，9的16個處理器之間，要求按下列配對通信：（B、1），（8、2），（7、D），（6、C），（E、4），（A、0），（9、3），（5、F）。試選擇所用互連網(wǎng)絡(luò)類型、控制方式，并畫出該互連網(wǎng)絡(luò)的拓?fù)浣Y(jié)構(gòu)和各級的交換開關(guān)狀態(tài)圖。

在有16個處理器的均勻洗牌網(wǎng)絡(luò)中，若要使第0號處理器與第15號處理器相連，需要經(jīng)過多少次均勻洗牌和交換置換。

如果把一條指令的執(zhí)行過程分解為“取指令”、“分析”（包括譯碼和取操作數(shù)等）和“執(zhí)行”（包括運算和寫回結(jié)果等）三個階段，并采用三級流水線。仍然要采用指令取消技術(shù)，請修改上面的程序。

至少要分配給該程序多少個主存頁面才能獲得最高的命中率？

若采用LRU替換算法，計算Cache的塊命中率。