畫出其中一組的邏輯圖。

假設在3000次訪存中，第一級Cache不命中110次，第二級Cache不命中55次。試問：在這種情況下，該Cache系統(tǒng)的局部不命中率和全局不命中率各是多少？

一臺機器要求浮點數(shù)的字長的精度不低于10-7.2，表數(shù)的范圍正數(shù)不小于1038，且正負對稱。尾數(shù)用原碼、純小數(shù)表示，階碼用移碼、整數(shù)表示。設計這種浮點數(shù)的格式。

若Cache的4個塊號為C0、C1、C2和C3，列出程序執(zhí)行過程中的Cache塊地址流。

如果N=100，采用指令取消技術(shù)后，在程序執(zhí)行過程中，能夠節(jié)省多少個指令周期？

可能的最高頁命中率是多少？

為了使存儲系統(tǒng)的訪問效率從0.5提高到0.94，塊的大小至少增加到幾個字？

有一個16KB4路組相聯(lián)Cache的32位微處理器，假定該Cache的塊為4個32位的字。主存地址為ABCDE8F8的單元在Cache中的什么位置。

僅根據(jù)使用頻度，不考慮其它要求，設計出全Huffman操作碼，計算其平均碼長。

若采用FIFO替換算法，計算Cache的塊命中率。