如果把一條指令的執(zhí)行過程分解為“取指令”、“分析”（包括譯碼和取操作數(shù)等）和“執(zhí)行”（包括運(yùn)算和寫回結(jié)果等）三個階段，并采用三級流水線。仍然要采用指令取消技術(shù)，請修改上面的程序。

浮點(diǎn)數(shù)系統(tǒng)使用的階碼基值re=2，階值位數(shù)q=2，尾數(shù)基值rm=10，尾數(shù)位數(shù)p′=1，即按照使用的二進(jìn)制位數(shù)來說，等價(jià)于p=4。計(jì)算在非負(fù)階、正尾數(shù)、規(guī)格化情況下的最小尾數(shù)值、最大尾數(shù)值、最大階值、可表示的最小值和最大值及可表示數(shù)的個數(shù)。

寫出主存地址和Cache地址的格式，并標(biāo)出各字段的長度。

考慮題目全部要求，設(shè)計(jì)優(yōu)化實(shí)用的操作碼形式，并計(jì)算其操作碼的平均碼長。

設(shè)計(jì)8位字長的寄存器—寄存器型指令3條，16位字長的寄存器一存儲器型變址尋址方式指令4條，變址范圍不小于正、負(fù)127。請?jiān)O(shè)計(jì)指令格式，并給出指令各字段的長度和操作碼的編碼。

如果在程序執(zhí)行過程中訪問一個頁面，平均要對該頁面內(nèi)的存儲單元訪問1024次，求訪問存儲單元的命中率。

為了使存儲系統(tǒng)的訪問效率從0.5提高到0.94，塊的大小至少增加到幾個字？

若采用FIFO替換算法，計(jì)算Cache的塊命中率。

有一個16KB4路組相聯(lián)Cache的32位微處理器，假定該Cache的塊為4個32位的字。主存地址為ABCDE8F8的單元在Cache中的什么位置。

若Cache的4個塊號為C0、C1、C2和C3，列出程序執(zhí)行過程中的Cache塊地址流。