如果N=100，采用指令取消技術(shù)后，在程序執(zhí)行過(guò)程中，能夠節(jié)省多少個(gè)指令周期？

寫(xiě)出N=8的蝶式置換的互連函數(shù)，如采用Omega網(wǎng)絡(luò)，則需幾次通過(guò)才能完成此變換？畫(huà)出Omega網(wǎng)絡(luò)實(shí)現(xiàn)此變換的控制狀態(tài)圖。

若在程序執(zhí)行過(guò)程中，每從主存裝入一塊到Cache，平均要對(duì)這個(gè)塊訪問(wèn)16次，計(jì)算在這種情況下的Cache命中率。

若傳送106個(gè)文字符號(hào)，且每個(gè)文字符號(hào)后均自動(dòng)跟一個(gè)空格，按最短的編碼，共需傳送多少個(gè)二進(jìn)制位？若傳送波特率為9600bPS，共需傳送多少時(shí)間？

浮點(diǎn)數(shù)系統(tǒng)使用的階碼基值re=2，階值位數(shù)q=2，尾數(shù)基值rm=10，尾數(shù)位數(shù)p′=1，即按照使用的二進(jìn)制位數(shù)來(lái)說(shuō)，等價(jià)于p=4。計(jì)算在非負(fù)階、正尾數(shù)、規(guī)格化情況下的最小尾數(shù)值、最大尾數(shù)值、最大階值、可表示的最小值和最大值及可表示數(shù)的個(gè)數(shù)。

有一個(gè)16KB4路組相聯(lián)Cache的32位微處理器，假定該Cache的塊為4個(gè)32位的字。主存地址為ABCDE8F8的單元在Cache中的什么位置。

為了使存儲(chǔ)系統(tǒng)的訪問(wèn)效率從0.5提高到0.94，塊的大小至少增加到幾個(gè)字？

寫(xiě)出主存地址和Cache地址的格式，并標(biāo)出各字段的長(zhǎng)度。

假設(shè)在3000次訪存中，第一級(jí)Cache不命中110次，第二級(jí)Cache不命中55次。試問(wèn)：在這種情況下，該Cache系統(tǒng)的局部不命中率和全局不命中率各是多少？

考慮題目全部要求，設(shè)計(jì)優(yōu)化實(shí)用的操作碼形式，并計(jì)算其操作碼的平均碼長(zhǎng)。