A.擴大存儲系統(tǒng)的容量
B.提高存儲系統(tǒng)的速度
C.擴大存儲系統(tǒng)的容量和提高存儲系統(tǒng)的速度
D.便于程序的訪存操作
您可能感興趣的試卷
你可能感興趣的試題
A.主存地址
B.邏輯地址
C.物理地址
D.有效地址
A.定長編碼
B.哈夫曼編碼
C.擴展編碼
D.需要根據編碼使用的頻度計算平均碼長后確定
A.縮短指令字長
B.減少程序總位數
C.增加指令字表示的信息
D.A和B和C
A.訪存速度快
B.節(jié)約主存單元
C.指令字的規(guī)整化
D.指令的優(yōu)化
A.CPU中的通用寄存器
B.主存儲器
C.I/O接口中的寄存器
D.堆棧
最新試題
若傳送106個文字符號,且每個文字符號后均自動跟一個空格,按最短的編碼,共需傳送多少個二進制位?若傳送波特率為9600bPS,共需傳送多少時間?
如果一條指令的執(zhí)行過程分解為“取指令”和“分析”兩個階段,并采用兩級流水線。為了采用指令取消技術,請修改上面的程序。
有一個16KB4路組相聯Cache的32位微處理器,假定該Cache的塊為4個32位的字。主存地址為ABCDE8F8的單元在Cache中的什么位置。
為了使存儲系統(tǒng)的訪問效率達到0.94,命中率和等效訪問周期應該提高到多少?
在有16個處理器的均勻洗牌網絡中,若要使第0號處理器與第15號處理器相連,需要經過多少次均勻洗牌和交換置換。
至少要分配給該程序多少個主存頁面才能獲得最高的命中率?
設計8位字長的寄存器—寄存器型指令3條,16位字長的寄存器一存儲器型變址尋址方式指令4條,變址范圍不小于正、負127。請設計指令格式,并給出指令各字段的長度和操作碼的編碼。
假設在3000次訪存中,第一級Cache不命中110次,第二級Cache不命中55次。試問:在這種情況下,該Cache系統(tǒng)的局部不命中率和全局不命中率各是多少?
設16個處理器編號分別為0,1,…,15,要用單級互連網絡,當互連函數分別為:(1)Cube3(Cube1)(5)Butterfly(Butterfly)(8)σ-1(9)β(1)(13)ρ(2)時,第13號處理器分別與哪一個處理器相連?
寫出主存地址和Cache地址的格式,并標出各字段的長度。