設(shè)16個(gè)處理器編號(hào)分別為0，1，…，15，要用單級(jí)互連網(wǎng)絡(luò)，當(dāng)互連函數(shù)分別為：（1）Cube3（Cube1）（5）Butterfly（Butterfly）（8）σ-1（9）β（1）（13）ρ（2）時(shí)，第13號(hào)處理器分別與哪一個(gè)處理器相連？

假設(shè)在3000次訪存中，第一級(jí)Cache不命中110次，第二級(jí)Cache不命中55次。試問：在這種情況下，該Cache系統(tǒng)的局部不命中率和全局不命中率各是多少？

求出流水線的最優(yōu)調(diào)度策略及最小平均延遲時(shí)間和流水線的最大吞吐率。

寫出主存地址和Cache地址的格式，并標(biāo)出各字段的長度。

有一個(gè)16KB4路組相聯(lián)Cache的32位微處理器，假定該Cache的塊為4個(gè)32位的字。主存地址為ABCDE8F8的單元在Cache中的什么位置。

若采用FIFO替換算法，計(jì)算Cache的塊命中率。

若采用LRU替換算法，計(jì)算Cache的塊命中率。

共需要多少個(gè)觸發(fā)器和多少個(gè)與門？

為了使存儲(chǔ)系統(tǒng)的訪問效率從0.5提高到0.94，塊的大小至少增加到幾個(gè)字？

如果一條指令的執(zhí)行過程分解為“取指令”和“分析”兩個(gè)階段，并采用兩級(jí)流水線。為了采用指令取消技術(shù)，請修改上面的程序。