假設在3000次訪存中，第一級Cache不命中110次，第二級Cache不命中55次。試問：在這種情況下，該Cache系統(tǒng)的局部不命中率和全局不命中率各是多少？

如果N=100，采用指令取消技術后，在程序執(zhí)行過程中，能夠節(jié)省多少個指令周期？

若采用LRU替換算法，計算Cache的塊命中率。

如果把一條指令的執(zhí)行過程分解為“取指令”、“分析”（包括譯碼和取操作數等）和“執(zhí)行”（包括運算和寫回結果等）三個階段，并采用三級流水線。仍然要采用指令取消技術，請修改上面的程序。

設16個處理器編號分別為0，1，…，15，要用單級互連網絡，當互連函數分別為：（1）Cube3（Cube1）（5）Butterfly（Butterfly）（8）σ-1（9）β（1）（13）ρ（2）時，第13號處理器分別與哪一個處理器相連？

為了使存儲系統(tǒng)的訪問效率達到0.94，命中率和等效訪問周期應該提高到多少？

當存儲系統(tǒng)的訪問效率為0.5時，計算命中率和等效訪問周期。

浮點數系統(tǒng)使用的階碼基值re=2，階值位數q=2，尾數基值rm=10，尾數位數p′=1，即按照使用的二進制位數來說，等價于p=4。計算在非負階、正尾數、規(guī)格化情況下的最小尾數值、最大尾數值、最大階值、可表示的最小值和最大值及可表示數的個數。

指出主存與Cache之間各個塊的映象關系。

有一個16KB4路組相聯(lián)Cache的32位微處理器，假定該Cache的塊為4個32位的字。主存地址為ABCDE8F8的單元在Cache中的什么位置。