A.訪管中斷
B.外中斷
C.機(jī)器校驗(yàn)中斷
D.程序性中斷
您可能感興趣的試卷
你可能感興趣的試題
A.程序控制I/O方式
B.DMA方式
C.外圍處理機(jī)方式
D.通道方式
A.一致性
B.局部性
C.包含性
D.平均性
A.一致性比較好
B.可靠性較高
C.操作過程簡(jiǎn)單
D.Cache的更新速度較高。
A.Cache的更新速度較高。
B.一致性比較好，可靠性較高，操作過程簡(jiǎn)單。
C.Cache與主存之間的通信量大大降低。
D.Cache的命中率較高。
A.Cache容量越大，命中率增加的越大。
B.Cache容量很小時(shí)，命中率隨容量的增加不太明顯。
C.當(dāng)Cache容量由很小開始增加時(shí)命中率增加的比較明顯，當(dāng)容量達(dá)到一定程度，容量增加命中率改善的并不大。
D.Cache容量越大，命中率增加的越小。
最新試題
考慮題目全部要求，設(shè)計(jì)優(yōu)化實(shí)用的操作碼形式，并計(jì)算其操作碼的平均碼長(zhǎng)。
共需要多少個(gè)觸發(fā)器和多少個(gè)與門？
如果N=100，采用指令取消技術(shù)后，在程序執(zhí)行過程中，能夠節(jié)省多少個(gè)指令周期？
要求操作碼的平均長(zhǎng)度最短，請(qǐng)?jiān)O(shè)計(jì)操作碼的編碼，并計(jì)算操作碼編碼的平均長(zhǎng)度。
當(dāng)存儲(chǔ)系統(tǒng)的訪問效率為0.5時(shí)，計(jì)算命中率和等效訪問周期。
指出主存與Cache之間各個(gè)塊的映象關(guān)系。
有一個(gè)16KB4路組相聯(lián)Cache的32位微處理器，假定該Cache的塊為4個(gè)32位的字。主存地址為ABCDE8F8的單元在Cache中的什么位置。
如果在程序執(zhí)行過程中訪問一個(gè)頁(yè)面，平均要對(duì)該頁(yè)面內(nèi)的存儲(chǔ)單元訪問1024次，求訪問存儲(chǔ)單元的命中率。
設(shè)計(jì)8位字長(zhǎng)的寄存器—寄存器型指令3條，16位字長(zhǎng)的寄存器一存儲(chǔ)器型變址尋址方式指令4條，變址范圍不小于正、負(fù)127。請(qǐng)?jiān)O(shè)計(jì)指令格式，并給出指令各字段的長(zhǎng)度和操作碼的編碼。
若采用FIFO替換算法，計(jì)算Cache的塊命中率。