如果N=100，采用指令取消技術(shù)后，在程序執(zhí)行過程中，能夠節(jié)省多少個指令周期？

共需要多少個觸發(fā)器和多少個與門？

若采用FIFO替換算法，計算Cache的塊命中率。

假設(shè)在3000次訪存中，第一級Cache不命中110次，第二級Cache不命中55次。試問：在這種情況下，該Cache系統(tǒng)的局部不命中率和全局不命中率各是多少？

為了使存儲系統(tǒng)的訪問效率從0.5提高到0.94，塊的大小至少增加到幾個字？

有一個16KB4路組相聯(lián)Cache的32位微處理器，假定該Cache的塊為4個32位的字。主存地址為ABCDE8F8的單元在Cache中的什么位置。

僅根據(jù)使用頻度，不考慮其它要求，設(shè)計出全Huffman操作碼，計算其平均碼長。

指出主存與Cache之間各個塊的映象關(guān)系。

求出流水線的最優(yōu)調(diào)度策略及最小平均延遲時間和流水線的最大吞吐率。

設(shè)計8位字長的寄存器—寄存器型指令3條，16位字長的寄存器一存儲器型變址尋址方式指令4條，變址范圍不小于正、負(fù)127。請設(shè)計指令格式，并給出指令各字段的長度和操作碼的編碼。