I2C總線的多主機(jī)仲裁是依靠兩條信號線的開漏輸出與上位電阻形成的（）實(shí)現(xiàn)的。

容量為8K×8bit的存儲器芯片，該芯片的地址線有（）根，數(shù)據(jù)線有（）根。

在一個較短的時間間隔內(nèi)，CPU訪問存儲器時，無論是存取指令還是存取數(shù)據(jù)，所訪問的存儲單元都趨于聚集在一個較小的連續(xù)區(qū)域中，而對此范圍以外的地址訪問甚少的現(xiàn)象就稱為程序訪問的（）性。

8086CPU內(nèi)部標(biāo)志寄存器FLAG共有6個有效的標(biāo)志位。

下列選項中不屬于使用中斷的優(yōu)勢的選項是（）。

只要讀取8086CPU存儲器偶地址存儲體內(nèi)容時，BHE#=1，A0=0。（）

在查詢式輸出接口典型電路中，數(shù)據(jù)端口地址和狀態(tài)端口地址可以是相同地址。（）

SPI總線有四工作模式，取決于（）和（）這兩位的組合。

8086CPU讀取外設(shè)端口數(shù)據(jù)時，一次可以讀取16位二進(jìn)制數(shù)。（）

I2C總線的兩條信號線的名稱是（）和（）。