4位二進制加法計數器的，計數長度為（）

所謂異步時序邏輯電路，是指電路中所有的觸發(fā)器，具有同一個時鐘脈沖CP的作用，因此各觸發(fā)器的狀態(tài)也不可能處于同一時刻改變。

二進制計數器具有分頻的作用，分頻的規(guī)律表現為：5位二進制計數器實現（）分頻。

6進制異步清零，最后一個計數狀態(tài)應該為（）

下列受時鐘控制的是（）

全加器的輸出信號是（）

放大電路靜態(tài)工作點設置不妥當，會產生飽和失真或截止失真。

9個JK觸發(fā)器，通過電路設計，可以接成（）進制以內的，任意進制的計數器。

清零端與脈沖信號的狀態(tài)無關，所以叫做同步清零。

平衡電阻是保證了集成運放兩個輸入端，靜態(tài)時外接電阻相等。