A.8
B.4
C.2
D.1
您可能感興趣的試卷
你可能感興趣的試題
A.2
B.3
C.4
D.5
A.寬度增加
B.幅度減小
C.幅度增加
D.寬度減小
A.PLA結(jié)構(gòu)是與門陣列固定連接，而或門陣列可編程
B.PLA結(jié)構(gòu)是或門陣列固定連接，而與門陣列可編程
C.PLA結(jié)構(gòu)是與門陣列和或門陣列都可以編程
D.PLA中，一個(gè)地址碼對(duì)應(yīng)的存儲(chǔ)單元是唯一的
A.10
B.11
C.12
D.13
A.ROM和RAM
B.EPROM和PROM
C.PLA和PAL
D.ROM和GAL
最新試題
用555定時(shí)器構(gòu)成的單穩(wěn)態(tài)電路如圖12-3所示。已知電源電壓V=10V，R=33kΩ，C=0．1μF，則輸出電壓的脈沖寬度為（）mS。
下列邏輯代數(shù)基本運(yùn)算關(guān)系式中不正確的是（）。
一個(gè)振蕩器電路中晶振元件的標(biāo)稱頻率是6MHz，電容為30pF，則該電路輸出信號(hào)的頻率是（）MHz。
已知TTL門的UH=3．6V，UL=0．3V，UOFF=0．8V，UON=1．8V，則該門輸入高電平的噪聲容限為（）V。
下列說(shuō)法錯(cuò)誤的是（）。
將一個(gè)最大幅值為5V的模擬信號(hào)轉(zhuǎn)換為數(shù)字信號(hào)，要使模擬信號(hào)每變化10mV，數(shù)字信號(hào)的最低位發(fā)生變化，應(yīng)選用（）位的A／D轉(zhuǎn)換器。
關(guān)于可編程邏輯陣列PLA，下列說(shuō)法正確的是（）。
一片存儲(chǔ)容量為8K的只讀存儲(chǔ)器ROM芯片應(yīng)該有（）條地址線。
在異步二進(jìn)制計(jì)數(shù)器中，從0開始計(jì)數(shù)，當(dāng)十進(jìn)制數(shù)為60時(shí)，需要觸發(fā)器的個(gè)數(shù)為（）個(gè)。
三態(tài)輸出門可用于（）。