某機(jī)字長(zhǎng)16位，CPU地址總線(xiàn)18位，數(shù)據(jù)總線(xiàn)16位，存儲(chǔ)器按字編址，CPU的控制信號(hào)線(xiàn)有：MREQ#（存儲(chǔ)器訪(fǎng)問(wèn)請(qǐng)求，低電平有效），R/W#（讀寫(xiě)控制，低電平為寫(xiě)信號(hào)，高電平為讀信號(hào)）。試問(wèn)：【＊＊，★，包捷5.2，編號(hào)3.3，3.5.2】
該機(jī)主存采用64K×1位的DRAM芯片（內(nèi)部為4個(gè)128×128陣列）構(gòu)成最大主存空間，則共需（）個(gè)芯片；若采用異步刷新方式，單元刷新間隔為2ms，則刷新信號(hào)的周期為（）。您可能感興趣的試卷
你可能感興趣的試題
A.二進(jìn)制減法器
B.十進(jìn)制減法器
C.二進(jìn)制補(bǔ)碼加法器
D.十進(jìn)制加法器
A.B4H
B.B5H
C.F4H
D.6DH
E.EDH
A.B4H
B.B5H
C.F4H
D.6DH
E.EDH
最新試題
從6管的SRAM記憶單元到單管的DRAM記憶單元，有利于提高（）。
從給定的選項(xiàng)中選擇認(rèn)為正確的一項(xiàng)。A.存儲(chǔ)矩陣B.全相聯(lián)映像C.組相聯(lián)映像D.虛擬存儲(chǔ)器E.高速緩存F.主存地址空間G.輔存地址空間H.局部性I.局限性（1）無(wú)論是動(dòng)態(tài)存儲(chǔ)器還是靜態(tài)存儲(chǔ)器，都是由（）、地址譯碼器和輸入、輸出控制電路組成的。（2）在Cache的三種映像方式中，（）實(shí)際上是對(duì)另外兩種映像方式的折中，是它們的普遍形式。（3）計(jì)算機(jī)存儲(chǔ)系統(tǒng)中，（）是解決運(yùn)行大程序主存空間不足所使用的技術(shù)。（4）虛擬存儲(chǔ)器有三種地址空間，其中（）用于存放運(yùn)行的程序和數(shù)據(jù)。（5）多級(jí)結(jié)構(gòu)存儲(chǔ)器系統(tǒng)，是建立在程序運(yùn)行的（）原理之上的。
主存儲(chǔ)器通常由以下哪些部分組成？（）
使用硬件堆棧時(shí)，其中（）移動(dòng)。
（）是指參與運(yùn)算的數(shù)的基本位數(shù)，是由加法器、寄存器的位數(shù)決定的。
硬件堆棧是由CPU內(nèi)部的一組串聯(lián)的（）組成的。
計(jì)算機(jī)采用總線(xiàn)結(jié)構(gòu)的好處是（）。
將十進(jìn)制數(shù)（-0.288）10轉(zhuǎn)化成二進(jìn)制數(shù)，要求小數(shù)點(diǎn)后保留7位數(shù)值位，正確結(jié)果為（）。
將十六進(jìn)制數(shù)（2BA）16化成十進(jìn)制數(shù)，正確結(jié)果為（）。
已知定點(diǎn)小數(shù)的真值X=-0.1001，寫(xiě)出[X]反，正確結(jié)果為（）。