A.操作數(shù)的形式地址
B.操作數(shù)的有效地址
C.操作數(shù)的間接地址
D.操作數(shù)
您可能感興趣的試卷
你可能感興趣的試題
A.程序直接控制方式
B.程序中斷方式
C.DMA輸入輸出方式
D.通道控制方式
A.采用指令流水線(xiàn)，使得一條指令執(zhí)行的過(guò)程變短
B.指令流水線(xiàn)可以大大加快程序執(zhí)行的速度
C.指令流水線(xiàn)在許多情況下會(huì)遭到破壞
D.指令流水線(xiàn)中的每個(gè)流水段的時(shí)間相同
A.通用寄存器
B.控制存儲(chǔ)器
C.堆棧
D.外設(shè)接口
A.主存儲(chǔ)器存放計(jì)算機(jī)運(yùn)行期間的大量程序和數(shù)據(jù)
B.輔助存儲(chǔ)器中的信息需要由計(jì)算機(jī)專(zhuān)門(mén)的存儲(chǔ)管理部件調(diào)入主存，然后才被CPU訪(fǎng)問(wèn)
C.主存儲(chǔ)器處于被中央處理機(jī)CPU直接訪(fǎng)問(wèn)的位置，由只讀存儲(chǔ)器ROM組成
D.輔助存儲(chǔ)器由隨機(jī)存儲(chǔ)器RAM組成
A.連續(xù)的兩個(gè)存儲(chǔ)單元分布在相鄰兩個(gè)存儲(chǔ)分體中
B.連續(xù)的兩個(gè)存儲(chǔ)單元分布在同一個(gè)存儲(chǔ)體內(nèi)，但地址相隔4
C.地址按并行分體縱向順序編號(hào)
D.地址按并行分體橫向地址相隔4編號(hào)
最新試題
硬件堆棧是由CPU內(nèi)部的一組串聯(lián)的（）組成的。
主存儲(chǔ)器通常由以下哪些部分組成？（）
從給定的選項(xiàng)中選擇認(rèn)為正確的一項(xiàng)。A.并行B.串行C.端口D.接口E.輸出指令F.輸入指令（1）近距離設(shè)備與主機(jī)間傳輸數(shù)據(jù)，適合選用（）接口。（2）遠(yuǎn)程終端及計(jì)算機(jī)網(wǎng)絡(luò)設(shè)備等遠(yuǎn)離主機(jī)的設(shè)備傳輸信息，更適合選用（）接口。（3）接口與端口是兩個(gè)不同的概念，（）是指接口電路中可以被CPU直接訪(fǎng)問(wèn)的寄存器。（4）CPU通過(guò)（）可以從有關(guān)端口讀取信息。（5）CPU也可以通過(guò)（）把信息寫(xiě)入有關(guān)端口。
在堆棧計(jì)算機(jī)中，保存操作數(shù)和運(yùn)算結(jié)果的唯一場(chǎng)所是（）。
從給定的選項(xiàng)中選擇你認(rèn)為正確的一項(xiàng)。A.半加器B.全加器C.原碼D.補(bǔ)碼E.數(shù)據(jù)校驗(yàn)F.檢查溢出G.正確H.錯(cuò)誤I.異或J.與或（1）加法器是由（）和相應(yīng)的邏輯電路組成的。（2）定點(diǎn)數(shù)的加減法可以由帶符號(hào)位的原碼、反碼和補(bǔ)碼直接參與運(yùn)算，其中（）加減法運(yùn)算的實(shí)現(xiàn)規(guī)則最簡(jiǎn)單，電路實(shí)現(xiàn)也最方便。（3）執(zhí)行補(bǔ)碼加減法運(yùn)算一定要（），否則無(wú)法確定是否正確。（4）使用雙符號(hào)位執(zhí)行加減法運(yùn)算后，若兩個(gè)符號(hào)位不同，即出現(xiàn)01和10，表示運(yùn)算結(jié)果（）。（5）在數(shù)值運(yùn)算中數(shù)值位向符號(hào)位進(jìn)位，或符號(hào)位向更高位進(jìn)位產(chǎn)生的溢出，可以用這兩個(gè)進(jìn)位輸出的（）操作來(lái)判斷。
計(jì)算機(jī)系統(tǒng)是可以分層的，在某級(jí)觀察者角度看到的機(jī)器被稱(chēng)為（），只需要通過(guò)該級(jí)語(yǔ)言來(lái)了解和使用。
計(jì)算機(jī)的I/O接口是（）之間的交接界面。
將十進(jìn)制數(shù)（-0.288）10轉(zhuǎn)化成二進(jìn)制數(shù)，要求小數(shù)點(diǎn)后保留7位數(shù)值位，正確結(jié)果為（）。
已知定點(diǎn)小數(shù)的真值X=-0.1001，Y=0.1101，求[X -Y]補(bǔ)，正確結(jié)果為（）。
在現(xiàn)代計(jì)算機(jī)系統(tǒng)的多級(jí)層次結(jié)構(gòu)中，用機(jī)器指令編寫(xiě)的程序可以由（）進(jìn)行解釋。