A.MOV
B.AND
C.ADD
D.ORR
您可能感興趣的試卷
你可能感興趣的試題
A.STRR0，[R1]
B.LDRR0，[R1]
C.STRHR0，[R1]
D.STRBR0，[R1]
A.0x35363738
B.0x36353837
C.0x38373635
D.0x37383536
A.PSP
B.MSP
C.SPSR
D.CPSR
A.ARM處理器的工作狀態(tài)包括ARM狀態(tài)和Thumb狀態(tài)兩種
B.ARM狀態(tài)支持16位指令寬度也支持32位指令寬度
C.Thumb狀態(tài)或Thumb-2狀態(tài)下，代碼密度低于ARM狀態(tài)，占用存儲(chǔ)空間變大
D.ARM處理器復(fù)位后自動(dòng)進(jìn)入ARM狀態(tài)
A.ARM處理器采用CISC和RISC相結(jié)合的結(jié)構(gòu)
B.嵌入式處理器都采用哈佛結(jié)構(gòu)
C.ARM處理器具有耗電省、功能強(qiáng)、成本低等特點(diǎn)
D.ARM處理器內(nèi)部的總線標(biāo)準(zhǔn)是PCIExpress
最新試題
CPU對(duì)存儲(chǔ)器或I/O端口完成一次讀/寫(xiě)操作所需的時(shí)間稱(chēng)為一個(gè)（）
若定時(shí)/計(jì)數(shù)器8253某通道的輸入時(shí)鐘為1MHz，則該通道在BCD碼計(jì)數(shù)方式下的最大定時(shí)時(shí)間為（）毫秒。
某顯示器最高分辨率為1024×768、24位真彩，其所需最小緩存是（）
微處理器地址總線寬度為32位，則其內(nèi)部數(shù)據(jù)總線的寬度（）
下列各種方式的數(shù)據(jù)傳輸過(guò)程中，無(wú)需CPU執(zhí)行指令的方式是（）傳輸。
與存儲(chǔ)器映像編制方式相比，I/O端口的獨(dú)立編址方式具有（）特點(diǎn)。
微處理器內(nèi)部標(biāo)志寄存器的主要作用是（）。
NANDFLASH和NORFLASH的區(qū)別正確的是（）
在外設(shè)接口中，狀態(tài)寄存器的作用是存放（）
計(jì)算機(jī)系統(tǒng)中軟硬件在邏輯上是等效的，提高軟件功能實(shí)現(xiàn)的比例將會(huì)（）