A.電路未達(dá)到最簡(jiǎn)化
B.電路有多個(gè)輸出
C.電路中的時(shí)延不同
D.邏輯門類型不同
您可能感興趣的試卷
你可能感興趣的試題
A.6+j18
B.6+j2
C.18+j6
D.2+j6
A.6-j18
B.6-j2
C.18-j6
D.2-j6
A.編碼器
B.數(shù)值比較器
C.譯碼器
D.觸發(fā)器
A.0
B.0.3V
C.3.6V
D.5V
A.脈沖信號(hào)的電壓值
B.脈沖信號(hào)的電流值
C.脈沖信號(hào)的頻率
D.脈沖信號(hào)的個(gè)數(shù)
A.I2增大,I1也增大
B.I2增大,I1減小
C.I2減小,I1也減小
D.I2減小,I1增大
A.增大
B.減小
C.不變
D.A、B、C都有可能
A.與
B.或
C.或非
D.與或
A.有0為0
B.有0為1
C.有1為0
D.有1為1
A.與
B.或
C.或非
D.與或
最新試題
下面哪個(gè)集成元件為四位二進(jìn)制超前進(jìn)位全加器()
4位二進(jìn)制加法計(jì)數(shù)器的,計(jì)數(shù)長(zhǎng)度為()
對(duì)理想運(yùn)放,當(dāng)運(yùn)放工作在線性區(qū)時(shí),其輸出電壓與兩個(gè)輸入端的電壓差呈非線性關(guān)系。
清零端與脈沖信號(hào)的狀態(tài)無(wú)關(guān),所以叫做同步清零。
3個(gè)JK觸發(fā)器,通過電路設(shè)計(jì),可以接成()進(jìn)制以內(nèi)的,任意進(jìn)制的計(jì)數(shù)器。
平衡電阻是保證了集成運(yùn)放兩個(gè)輸入端,靜態(tài)時(shí)外接電阻相等。
所謂異步時(shí)序邏輯電路,是指電路中所有的觸發(fā)器,具有同一個(gè)時(shí)鐘脈沖CP的作用,因此各觸發(fā)器的狀態(tài)也不可能處于同一時(shí)刻改變。
交流放大電路接入負(fù)載電阻后,對(duì)靜態(tài)工作狀態(tài)無(wú)影響。
放大電路靜態(tài)工作點(diǎn)設(shè)置不妥當(dāng),會(huì)產(chǎn)生飽和失真或截止失真。
使用中若IC大于ICM,即使晶體管不損壞,β也會(huì)下降。