什么是觸發(fā)器的空翻現(xiàn)象，如何避免空翻？

以下代碼中為無(wú)權(quán)碼的為（）。

兩個(gè)與非門(mén)構(gòu)成的基本RS觸發(fā)器，當(dāng)Q=1、Q=0時(shí)，兩個(gè)輸入信號(hào)R=1和S=1。觸發(fā)器的輸出Q會(huì)（）。

試提出數(shù)字頻率計(jì)的三種設(shè)計(jì)方案，比較各種方案的特點(diǎn)。如果用HDPLD來(lái)實(shí)現(xiàn)，設(shè)計(jì)方案是最佳嗎？簡(jiǎn)述理由。

利用2個(gè)74LS138和1個(gè)非門(mén)，可以擴(kuò)展得到1個(gè)（）線(xiàn)譯碼器。

簡(jiǎn)述用譯碼器或多路選擇器實(shí)現(xiàn)組合邏輯電路的不同之處。

判斷如下VHDL的操作是否正確，如不正確，請(qǐng)改正。字符a和b的數(shù)據(jù)類(lèi)型是BIT，c是INTEGER，執(zhí)行c＜=a+b。

以下哪個(gè)編碼不能是二－十進(jìn)制譯碼器的輸入編碼（）

7系列EPROM存儲(chǔ)的數(shù)據(jù)是（）可擦除的。

一個(gè)VHDL模塊是否必須有一個(gè)實(shí)體和一個(gè)結(jié)構(gòu)體？是否可以有多個(gè)實(shí)體和結(jié)構(gòu)體？簡(jiǎn)述它們的作用。