A.觸發(fā)器
B.計(jì)數(shù)器
C.數(shù)據(jù)選擇器
D.寄存器
您可能感興趣的試卷
你可能感興趣的試題
A.與非門(mén)
B.或非門(mén)
C.與門(mén)
D.或門(mén)
A.與非門(mén)
B.或非門(mén)
C.與門(mén)
D.或門(mén)
A.2個(gè)
B.4個(gè)
C.8個(gè)
D.16個(gè)
A.發(fā)射結(jié)正偏置，集電結(jié)反偏置
B.發(fā)射結(jié)正偏置，集電結(jié)正偏置
C.發(fā)射結(jié)反偏置，集電結(jié)正偏置
D.發(fā)射結(jié)反偏置，集電結(jié)反偏置
A.與有用輸入端連在一起
B.懸空
C.接正電源
D.接地
A.與非門(mén)
B.或非門(mén)
C.OC門(mén)
D.三態(tài)門(mén)
A.或非
B.OC
C.三態(tài)
D.與或非
A.TTL
B.CMOS
B.NMOS
D.PMOS
A.輸出電壓與輸入電壓之間的關(guān)系數(shù)
B.輸iU電壓與輸入電流之間的關(guān)系數(shù)
C.輸出端能帶同類門(mén)的今個(gè)數(shù)
D.輸入端數(shù)
A.互為反函數(shù)
B.互為對(duì)偶式
B.相等
D.答案都不正確
最新試題
7系列EPROM存儲(chǔ)的數(shù)據(jù)是（）可擦除的。
具有“有1出0、全0出1”功能的邏輯門(mén)是（）
基本RS觸發(fā)器的輸入直接控制其輸出狀態(tài)，所以它不能被稱為（）觸發(fā)器。
一個(gè)VHDL模塊是否必須有一個(gè)實(shí)體和一個(gè)結(jié)構(gòu)體？是否可以有多個(gè)實(shí)體和結(jié)構(gòu)體？簡(jiǎn)述它們的作用。
以下代碼中為無(wú)權(quán)碼的為（）。
用原碼輸出的譯碼器實(shí)現(xiàn)多輸出邏輯函數(shù)，需要增加若干個(gè)（）。
采用浮柵技術(shù)的EPROM中存儲(chǔ)的數(shù)據(jù)是（）可擦除的。
簡(jiǎn)述用譯碼器或多路選擇器實(shí)現(xiàn)組合邏輯電路的不同之處。
如果把D觸發(fā)器的輸出Q反饋連接到輸入D，則輸出Q的脈沖波形的頻率為CP脈沖頻率f的（）。
試提出數(shù)字頻率計(jì)的三種設(shè)計(jì)方案，比較各種方案的特點(diǎn)。如果用HDPLD來(lái)實(shí)現(xiàn)，設(shè)計(jì)方案是最佳嗎？簡(jiǎn)述理由。