單項(xiàng)選擇題主從JK觸發(fā)器是（）。

A.在CP上升沿觸發(fā)
B.在CP下降沿觸發(fā)
C.在CP＝1的穩(wěn)態(tài)下觸發(fā)
D.與CP無(wú)關(guān)的


你可能感興趣的試題

1.單項(xiàng)選擇題在各種顯示器件中，（）的功耗是最小的。

A.熒光數(shù)碼管
B.半導(dǎo)體數(shù)碼管
C.液晶顯示器
D.輝光數(shù)碼管

2.單項(xiàng)選擇題半導(dǎo)體數(shù)碼管的每個(gè)顯示線(xiàn)段都是由（）構(gòu)成的。

A.燈絲
B.發(fā)光二極管
C.發(fā)光三極管
D.熔絲

3.單項(xiàng)選擇題如需要判斷兩個(gè)二進(jìn)制數(shù)的大小或相等，可以使用（）電路。

A.譯碼器
B.編碼器
C.數(shù)據(jù)選擇器
D.數(shù)據(jù)比較器

4.單項(xiàng)選擇題把代碼的特定含義翻譯出來(lái)的過(guò)程稱(chēng)為（）。

A.譯碼
B.編碼
C.數(shù)據(jù)選擇
D.奇偶校驗(yàn)

5.單項(xiàng)選擇題用來(lái)判斷電路全部輸入中“1”的個(gè)數(shù)奇偶性的電路稱(chēng)為（）。

A.觸發(fā)器
B.計(jì)數(shù)器
C.數(shù)據(jù)選擇器
D.奇偶校驗(yàn)器

7.單項(xiàng)選擇題只考慮本位數(shù)而不考慮低位來(lái)的進(jìn)位的器件稱(chēng)為（）。

A.編碼器
B.譯碼器
C.全加器
D.半加器

10.單項(xiàng)選擇題能實(shí)現(xiàn)從多個(gè)輸入端中選出一路作為輸出的電路稱(chēng)為（）。

A.觸發(fā)器
B.計(jì)數(shù)器
C.數(shù)據(jù)選擇器
D.譯碼器

最新試題

一個(gè)兩輸入端的門(mén)電路，當(dāng)輸入為10時(shí)，輸出不是1的門(mén)電路為（）

題型：?jiǎn)雾?xiàng)選擇題

27系列EPROM存儲(chǔ)的數(shù)據(jù)是（）可擦除的。

題型：?jiǎn)雾?xiàng)選擇題

具有“有1出0、全0出1”功能的邏輯門(mén)是（）

題型：?jiǎn)雾?xiàng)選擇題

以下代碼中為無(wú)權(quán)碼的為（）。

題型：?jiǎn)雾?xiàng)選擇題

TTL與非門(mén)閾值電壓UT的典型值是（）

題型：?jiǎn)雾?xiàng)選擇題

一個(gè)16選一的數(shù)據(jù)選擇器，其地址輸入（選擇控制輸入）端有（）個(gè)。

題型：?jiǎn)雾?xiàng)選擇題

DRAM4164有2根片選線(xiàn)（RAS和CAS）、8根地址線(xiàn)和1根數(shù)據(jù)線(xiàn)。請(qǐng)判斷它的存儲(chǔ)容量為多少？

題型：?jiǎn)柎痤}

兩個(gè)與非門(mén)構(gòu)成的基本RS觸發(fā)器，當(dāng)Q=1、Q=0時(shí)，兩個(gè)輸入信號(hào)R=1和S=1。觸發(fā)器的輸出Q會(huì)（）。

題型：?jiǎn)雾?xiàng)選擇題

判斷如下VHDL的操作是否正確，如不正確，請(qǐng)改正。字符a和b的數(shù)據(jù)類(lèi)型是BIT，c是INTEGER，執(zhí)行c＜=a+b。

題型：?jiǎn)柎痤}

試提出數(shù)字頻率計(jì)的三種設(shè)計(jì)方案，比較各種方案的特點(diǎn)。如果用HDPLD來(lái)實(shí)現(xiàn)，設(shè)計(jì)方案是最佳嗎？簡(jiǎn)述理由。

題型：?jiǎn)柎痤}