A.逐次漸近型
B.雙積分型
C.并聯(lián)型
D.V-F型
您可能感興趣的試卷
你可能感興趣的試題
A.1/10
B.1/100
C.1/1023
D.1/1024
A.5
B.10
C.20
D.30
A.取樣-保持電路
B.量化電路
C.編碼電路
D.譯碼電路
A.1/10
B.1/100
C.1/1023
D.1/1024
A.1/3
B.1/10
C.1/999
D.1/1000
最新試題
一個(gè)兩輸入端的門(mén)電路,當(dāng)輸入為10時(shí),輸出不是1的門(mén)電路為()
判斷如下VHDL的操作是否正確,如不正確,請(qǐng)改正。字符a和b的數(shù)據(jù)類型是BIT,c是INTEGER,執(zhí)行c<=a+b。
TTL與非門(mén)輸出低電平的參數(shù)規(guī)范值是()
采用浮柵技術(shù)的EPROM中存儲(chǔ)的數(shù)據(jù)是()可擦除的。
什么是觸發(fā)器的不定狀態(tài),如何避免不定狀態(tài)的出現(xiàn)?
根據(jù)什么判斷簡(jiǎn)單電路中的險(xiǎn)象存在?
基本RS觸發(fā)器的輸入直接控制其輸出狀態(tài),所以它不能被稱為()觸發(fā)器。
兩個(gè)與非門(mén)構(gòu)成的基本RS觸發(fā)器,當(dāng)Q=1、Q=0時(shí),兩個(gè)輸入信號(hào)R=1和S=1。觸發(fā)器的輸出Q會(huì)()。
利用2個(gè)74LS138和1個(gè)非門(mén),可以擴(kuò)展得到1個(gè)()線譯碼器。
如要將一個(gè)最大幅度為5.1V的模擬信號(hào)轉(zhuǎn)換為數(shù)字信號(hào),要求輸入每變化20mV,輸出信號(hào)的最低位(LSB)發(fā)生變化,應(yīng)選用()位ADC。