單項(xiàng)選擇題下列邏輯電路中為時(shí)序邏輯電路的是（）。
A.變量譯碼器
B.加法器
C.數(shù)碼寄存器
D.數(shù)據(jù)選擇器
您可能感興趣的試卷
你可能感興趣的試題
1.單項(xiàng)選擇題把一個(gè)五進(jìn)制計(jì)數(shù)器與一個(gè)四進(jìn)制計(jì)數(shù)器串聯(lián)可得到（）進(jìn)制計(jì)數(shù)器。
A.4
B.5
C.9
D.20
2.單項(xiàng)選擇題同步計(jì)數(shù)器和異步計(jì)數(shù)器比較，同步計(jì)數(shù)器的顯著優(yōu)點(diǎn)是（）。
A.工作速度高
B.觸發(fā)器利用率高
C.電路簡(jiǎn)單
D.不受時(shí)鐘CP控制
3.單項(xiàng)選擇題下列觸發(fā)器中，沒有約束條件的是（）。
A.基本RS觸發(fā)器
B.主從RS觸發(fā)器
C.同步RS觸發(fā)器
D.邊沿D觸發(fā)器
4.單項(xiàng)選擇題邊沿式D觸發(fā)器是一種（）穩(wěn)態(tài)電路。
A.無
B.單
C.雙
D.多
5.單項(xiàng)選擇題下列觸發(fā)器中，存在空翻現(xiàn)象的有（）。
A.邊沿D觸發(fā)器
B.主從RS觸發(fā)器
C.同步RS觸發(fā)器
D.主從JK觸發(fā)器
最新試題
簡(jiǎn)述用譯碼器或多路選擇器實(shí)現(xiàn)組合邏輯電路的不同之處。
題型：?jiǎn)柎痤}
要使JK觸發(fā)器的輸出Q從1就成0，它的輸入信號(hào)JK就為（）。
題型：?jiǎn)雾?xiàng)選擇題
利用2個(gè)74LS138和1個(gè)非門，可以擴(kuò)展得到1個(gè)（）線譯碼器。
題型：?jiǎn)雾?xiàng)選擇題
如果把D觸發(fā)器的輸出Q反饋連接到輸入D，則輸出Q的脈沖波形的頻率為CP脈沖頻率f的（）。
題型：?jiǎn)雾?xiàng)選擇題
DRAM4164有2根片選線（RAS和CAS）、8根地址線和1根數(shù)據(jù)線。請(qǐng)判斷它的存儲(chǔ)容量為多少？
題型：?jiǎn)柎痤}
什么是觸發(fā)器的空翻現(xiàn)象，如何避免空翻？
題型：?jiǎn)柎痤}
判斷如下VHDL的操作是否正確，如不正確，請(qǐng)改正。字符a和b的數(shù)據(jù)類型是BIT，c是INTEGER，執(zhí)行c＜=a+b。
題型：?jiǎn)柎痤}
用1M×4的DRAM芯片通過（）擴(kuò)展可以獲得4M×8的存儲(chǔ)器。
題型：?jiǎn)雾?xiàng)選擇題
采用浮柵技術(shù)的EPROM中存儲(chǔ)的數(shù)據(jù)是（）可擦除的。
題型：?jiǎn)雾?xiàng)選擇題
小容量RAM內(nèi)部存儲(chǔ)矩陣的字?jǐn)?shù)與外部地址線數(shù)n的關(guān)系一般為（）
題型：?jiǎn)雾?xiàng)選擇題