多項(xiàng)選擇題時(shí)序邏輯電路由（）兩部分組成。

A.集成定時(shí)器
B.組合邏輯電路
C.存儲(chǔ)電路
D.脈沖產(chǎn)生電路


你可能感興趣的試題

1.多項(xiàng)選擇題時(shí)序邏輯電路的設(shè)計(jì)過程中除了有建立最原始的狀態(tài)轉(zhuǎn)換圖還有（）。

A.進(jìn)行狀態(tài)編碼
B.進(jìn)行電路設(shè)計(jì)
C.列出真值表
D.畫出邏輯圖

2.多項(xiàng)選擇題在用集成計(jì)數(shù)器進(jìn)行電路設(shè)計(jì)時(shí)常用的方法有（）。

A.級(jí)連法
B.置位法
C.復(fù)位法
D.擴(kuò)展法

3.多項(xiàng)選擇題觸發(fā)器是存儲(chǔ)電路的基本元件，根據(jù)觸發(fā)器時(shí)鐘端的連接方式，把時(shí)序邏輯電路分為（）。

A.同步時(shí)序電路
B.組合邏輯電路
C.觸發(fā)器電路
D.異步時(shí)序電路

4.多項(xiàng)選擇題移位寄存器可以實(shí)現(xiàn)（）。

A.并/串轉(zhuǎn)換
B.數(shù)據(jù)存儲(chǔ)
C.串/并轉(zhuǎn)換
D.數(shù)據(jù)運(yùn)算

5.多項(xiàng)選擇題下列邏輯電路中為時(shí)序邏輯電路的是（）。

A.變量譯碼器
B.加法器
C.數(shù)碼寄存器
D.計(jì)數(shù)器

最新試題

兩個(gè)與非門構(gòu)成的基本RS觸發(fā)器，當(dāng)Q=1、Q=0時(shí)，兩個(gè)輸入信號(hào)R=1和S=1。觸發(fā)器的輸出Q會(huì)（）。

題型：?jiǎn)雾?xiàng)選擇題

TTL與非門輸入短路電流IIS的參數(shù)規(guī)范值是（）。

題型：?jiǎn)雾?xiàng)選擇題

ROM可以用來存儲(chǔ)程序、表格和大量固定數(shù)據(jù)，但它不可以用來實(shí)現(xiàn)（）。

題型：?jiǎn)雾?xiàng)選擇題

用1M×4的DRAM芯片通過（）擴(kuò)展可以獲得4M×8的存儲(chǔ)器。

題型：?jiǎn)雾?xiàng)選擇題

具有“有1出0、全0出1”功能的邏輯門是（）

題型：?jiǎn)雾?xiàng)選擇題

10-4線優(yōu)先編碼器允許同時(shí)輸入（）路編碼信號(hào)。

題型：?jiǎn)雾?xiàng)選擇題

基本RS觸發(fā)器的輸入直接控制其輸出狀態(tài)，所以它不能被稱為（）觸發(fā)器。

題型：?jiǎn)雾?xiàng)選擇題

（）在計(jì)算機(jī)系統(tǒng)中得到了廣泛的應(yīng)用，其中一個(gè)重要用途是構(gòu)成數(shù)據(jù)總線。

題型：?jiǎn)雾?xiàng)選擇題

一個(gè)VHDL模塊是否必須有一個(gè)實(shí)體和一個(gè)結(jié)構(gòu)體？是否可以有多個(gè)實(shí)體和結(jié)構(gòu)體？簡(jiǎn)述它們的作用。

題型：?jiǎn)柎痤}

根據(jù)什么判斷簡(jiǎn)單電路中的險(xiǎn)象存在？

題型：?jiǎn)柎痤}