A.寫方程式
B.計(jì)算并列出狀態(tài)轉(zhuǎn)換表
C.畫出狀態(tài)轉(zhuǎn)換圖或者時序圖
D.根據(jù)狀態(tài)轉(zhuǎn)換圖或時序圖說明電路的邏輯功能
您可能感興趣的試卷
你可能感興趣的試題
A.統(tǒng)計(jì)輸入脈沖的個數(shù)
B.用于記時、記數(shù)系統(tǒng)
C.分頻
D.產(chǎn)生序列脈沖
A.驅(qū)動方程
B.輸出方程
C.時鐘方程
D.狀態(tài)方程
A.同步時序邏輯電路
B.異步時序邏輯電路
C.555定時器電路
D.脈沖產(chǎn)生電路
A.加法計(jì)數(shù)器
B.二進(jìn)制計(jì)數(shù)器
C.十進(jìn)制計(jì)數(shù)器
D.N進(jìn)制計(jì)數(shù)器
A.同步時序邏輯電路狀態(tài)的變化與時鐘脈沖同步，而異步時序電路中沒有統(tǒng)一的時鐘脈沖，電路的狀態(tài)隨輸入信號的改變而相應(yīng)改變。
B.異步時序電路的每個狀態(tài)都是“穩(wěn)定狀態(tài)”，而同步時序邏輯電路的狀態(tài)分為“穩(wěn)定”和“不穩(wěn)定“兩種。
C.同步時序電路中，任一時刻，幾個輸入變量可以同時變化。
D.異步時序電路中，每個時刻僅允許一個輸入信號發(fā)生變化，以避免電路中可能出現(xiàn)的競爭現(xiàn)象。
最新試題
TTL與非門輸出高電平的參數(shù)規(guī)范值是（）
小容量RAM內(nèi)部存儲矩陣的字?jǐn)?shù)與外部地址線數(shù)n的關(guān)系一般為（）
與倒T形電阻網(wǎng)絡(luò)DAC相比，權(quán)電流網(wǎng)絡(luò)D/A轉(zhuǎn)換器的主要優(yōu)點(diǎn)是消除了（）對轉(zhuǎn)換精度的影響。
基本RS觸發(fā)器的輸入直接控制其輸出狀態(tài)，所以它不能被稱為（）觸發(fā)器。
采用浮柵技術(shù)的EPROM中存儲的數(shù)據(jù)是（）可擦除的。
試提出數(shù)字頻率計(jì)的三種設(shè)計(jì)方案，比較各種方案的特點(diǎn)。如果用HDPLD來實(shí)現(xiàn)，設(shè)計(jì)方案是最佳嗎？簡述理由。
一個16選一的數(shù)據(jù)選擇器，其地址輸入（選擇控制輸入）端有（）個。
TTL與非門輸入短路電流IIS的參數(shù)規(guī)范值是（）。
以下哪個編碼不能是二－十進(jìn)制譯碼器的輸入編碼（）
（）在計(jì)算機(jī)系統(tǒng)中得到了廣泛的應(yīng)用，其中一個重要用途是構(gòu)成數(shù)據(jù)總線。