單地址指令中為了完成兩個(gè)數(shù)的算術(shù)運(yùn)算，除地址碼指明的一個(gè)操作數(shù)外，另一個(gè)數(shù)常需采用（）。

在計(jì)算機(jī)中，保存當(dāng)前正在執(zhí)行的指令的寄存器為（1），存放當(dāng)前指令地址的寄存器叫（2）。在順序執(zhí)行指令的情況下（存儲(chǔ)器按字節(jié)編址，指令字長(zhǎng)32位），每執(zhí)行一條指令，使程序計(jì)數(shù)器自動(dòng)加（3）。算術(shù)邏輯運(yùn)算的結(jié)果通常放在（4）中?？瞻祝?）處應(yīng)選擇（）

CPU組成中不包括（）。

在高速計(jì)算機(jī)中，廣泛采用流水線技術(shù)。例如，可以將指令執(zhí)行分成取指令、分析指令和執(zhí)行指令3個(gè)階段，不同指令的不同階段可以（1）執(zhí)行；各階段的執(zhí)行時(shí)間最好（2）；否則在流水線運(yùn)行時(shí)，每個(gè)階段的執(zhí)行時(shí)間應(yīng)?。?）?？瞻祝?）處應(yīng)選擇（）

在計(jì)算機(jī)中，保存當(dāng)前正在執(zhí)行的指令的寄存器為（1），存放當(dāng)前指令地址的寄存器叫（2）。在順序執(zhí)行指令的情況下（存儲(chǔ)器按字節(jié)編址，指令字長(zhǎng)32位），每執(zhí)行一條指令，使程序計(jì)數(shù)器自動(dòng)加（3）。算術(shù)邏輯運(yùn)算的結(jié)果通常放在（4）中?？瞻祝?）處應(yīng)選擇（）

在CPU的寄存器中，PSW用來(lái)存放（）。

在計(jì)算機(jī)中，保存當(dāng)前正在執(zhí)行的指令的寄存器為（1），存放當(dāng)前指令地址的寄存器叫（2）。在順序執(zhí)行指令的情況下（存儲(chǔ)器按字節(jié)編址，指令字長(zhǎng)32位），每執(zhí)行一條指令，使程序計(jì)數(shù)器自動(dòng)加（3）。算術(shù)邏輯運(yùn)算的結(jié)果通常放在（4）中?？瞻祝?）處應(yīng)選擇（）

計(jì)算機(jī)的內(nèi)存儲(chǔ)器與外存儲(chǔ)器相比，內(nèi)存儲(chǔ)器（1）。內(nèi)存儲(chǔ)器可與CPU（2）交換信息。內(nèi)存儲(chǔ)器可分為（3）和ROM?？瞻祝?）處應(yīng)選擇（）

下列部件中不屬于輸入設(shè)備的有（1）。既可作為輸入設(shè)備，又可以作為輸出設(shè)備的是（2）。空白（1）處應(yīng)選擇（）

控制器是構(gòu)成CPU的核心部件之一，它由多個(gè)硬件組成，而（1）不是構(gòu)成控制器的部件。目前cache已經(jīng)成為CPU的重要組成部分之一，在下面的關(guān)于cache的描述中，（2）是正確的?？瞻祝?）處應(yīng)選擇（）