問答題假設(shè)在8253-5定時(shí)器/計(jì)數(shù)器的CLK0端輸入的時(shí)鐘頻率為1MHz,GATE0接+5V,設(shè)8253-5端口地址為88H、8AH、8CH、8EH,要求在OUT0端輸出重復(fù)周期為4ms的方波,試編程實(shí)現(xiàn)上述要求。
您可能感興趣的試卷
你可能感興趣的試題
最新試題
在IN和OUT指令中,當(dāng)端口號大于FFH(255)時(shí),必須通過()間接給出。
題型:單項(xiàng)選擇題
在查詢式輸出接口典型電路中,數(shù)據(jù)端口地址和狀態(tài)端口地址可以是相同地址。()
題型:判斷題
要組成32M×8bit的存儲器,需要1M×4bit的存儲芯片共()片。
題型:填空題
ROL、ROR、RCL或RCR指令中的目的操作數(shù)可以是8/16位的寄存器或存儲器。()
題型:判斷題
假設(shè)在增計(jì)數(shù)模式下的計(jì)數(shù)時(shí)鐘為12MHz,定時(shí)1s如何實(shí)現(xiàn)()。
題型:單項(xiàng)選擇題
STM32的I2C總線開啟一次后可以連續(xù)傳輸任意字節(jié)的數(shù)據(jù),而無需發(fā)送設(shè)備的地址號。
題型:判斷題
采用1K*1bit的芯片構(gòu)成1K*8bit的存儲器系統(tǒng),每個(gè)字節(jié)的各位分別存儲在8個(gè)芯片中,每次同時(shí)讀寫8個(gè)芯片。()
題型:判斷題
容量為8K×8bit的存儲器芯片,該芯片的地址線有()根,數(shù)據(jù)線有()根。
題型:填空題
在I2C總線中,應(yīng)答信號始終由從機(jī)發(fā)出。
題型:判斷題
MSP430單片機(jī)的JTAG引腳可用于程序下載和在線調(diào)試。()
題型:判斷題