為了使存儲系統(tǒng)的訪問效率達到0.94，命中率和等效訪問周期應該提高到多少？

如果N=100，采用指令取消技術后，在程序執(zhí)行過程中，能夠節(jié)省多少個指令周期？

在有16個處理器的均勻洗牌網(wǎng)絡中，若要使第0號處理器與第15號處理器相連，需要經(jīng)過多少次均勻洗牌和交換置換。

按最優(yōu)調(diào)度策略連續(xù)輸入8個任務時，流水線的實際吞吐率是多少？

如果在程序執(zhí)行過程中訪問一個頁面，平均要對該頁面內(nèi)的存儲單元訪問1024次，求訪問存儲單元的命中率。

若對數(shù)字0～9和空格采用二進制編碼，試設計編碼平均長度最短的編碼。

若在程序執(zhí)行過程中，每從主存裝入一塊到Cache，平均要對這個塊訪問16次，計算在這種情況下的Cache命中率。

若Cache的4個塊號為C0、C1、C2和C3，列出程序執(zhí)行過程中的Cache塊地址流。

有一個16KB4路組相聯(lián)Cache的32位微處理器，假定該Cache的塊為4個32位的字。主存地址為ABCDE8F8的單元在Cache中的什么位置。

如果一條指令的執(zhí)行過程分解為“取指令”和“分析”兩個階段，并采用兩級流水線。為了采用指令取消技術，請修改上面的程序。