A.地址寄存器
B.地址寄存器和指令寄存器
C.地址寄存器和數(shù)據(jù)緩沖寄存器
D.地址寄存器、數(shù)據(jù)緩沖寄存器和指令寄存器
您可能感興趣的試卷
你可能感興趣的試題
A.階碼部件可實(shí)現(xiàn)加、減、乘、除四種運(yùn)算
B.階碼部件只進(jìn)行階碼相加、相減和比較操作
C.階碼部件只進(jìn)行階碼相加、相減操作
D.尾數(shù)部件只進(jìn)行乘法和除法運(yùn)算
A.一個(gè)以上，與非門
B.一個(gè)，三態(tài)緩沖器
C.n個(gè)，三態(tài)緩沖器
D.n個(gè)以上，或非門
A.非晶硅
B.單晶硅
C.多晶硅
D.硫化鎘
最新試題
有一個(gè)16KB4路組相聯(lián)Cache的32位微處理器，假定該Cache的塊為4個(gè)32位的字。主存地址為ABCDE8F8的單元在Cache中的什么位置。
畫出流水線任務(wù)調(diào)度的狀態(tài)有向圖。
為了使存儲(chǔ)系統(tǒng)的訪問效率達(dá)到0.94，命中率和等效訪問周期應(yīng)該提高到多少？
若在程序執(zhí)行過程中，每從主存裝入一塊到Cache，平均要對(duì)這個(gè)塊訪問16次，計(jì)算在這種情況下的Cache命中率。
畫出其中一組的邏輯圖。
若采用FIFO替換算法，計(jì)算Cache的塊命中率。
按最優(yōu)調(diào)度策略連續(xù)輸入8個(gè)任務(wù)時(shí)，流水線的實(shí)際吞吐率是多少？
如果N=100，采用指令取消技術(shù)后，在程序執(zhí)行過程中，能夠節(jié)省多少個(gè)指令周期？
為了使存儲(chǔ)系統(tǒng)的訪問效率從0.5提高到0.94，塊的大小至少增加到幾個(gè)字？
浮點(diǎn)數(shù)系統(tǒng)使用的階碼基值re=2，階值位數(shù)q=2，尾數(shù)基值rm=10，尾數(shù)位數(shù)p′=1，即按照使用的二進(jìn)制位數(shù)來說，等價(jià)于p=4。計(jì)算在非負(fù)階、正尾數(shù)、規(guī)格化情況下的最小尾數(shù)值、最大尾數(shù)值、最大階值、可表示的最小值和最大值及可表示數(shù)的個(gè)數(shù)。