PNP型晶體管工作在放大狀態(tài)，三個極電位的關(guān)系是（）。
A.A
B.B
C.C
D.D
您可能感興趣的試卷
你可能感興趣的試題
測得電路中晶體三極管各電極相對于地的電位如圖，從而可判斷該晶體管工作在（）。
A.飽和狀態(tài)
B.放大狀態(tài)
C.倒置狀態(tài)
D.截止狀態(tài)
工作在放大狀態(tài)的三極管兩個電極電流如圖，那么，第三個電極的電流大小、方向和管腳自左至右順序分別為（）。
A.0.03mA 流出三極管ecb
B.0.03mA 流進三極管ecb
C.0.03mA 流出三極管ceb
D.0.03mA 流進三極管ceb
A.正向偏置時導通，反向偏置時截止
B.反向偏置時無電流流過二極管
C.反向擊穿后立即燒毀
D.導通時可等效為一線性電阻
A.正常
B.斷路
C.被擊穿
D.短路
A.阻當層不變，反向電流基本不變
B.阻當層變厚，反向電流基本不變
C.阻當層變窄，反向電流增大
D.阻當層變厚，反向電流減小
最新試題
已知某N溝道增強型MOS場效應管的。下表給出了四種狀態(tài)下和的值，那么各狀態(tài)下器件的工作狀態(tài)為（）。
?CD放大器的性能特征有（）。?
?verilogHDL中已經(jīng)預先定義了的門級原型的符號有（）。
一塊通用面包板，公共條是三?四?三分段連通型，那么這塊板上最多有（）個插孔在內(nèi)部是連通在一起的。
?CS、CG和CD三種組態(tài)中，最適合做電壓放大器的還是CS放大器。
?verilogHDL的基本結(jié)構(gòu)中通常需要進行模塊范圍的定義，VerilogHDL的模塊范圍的定義的開始和結(jié)束方式是（）。
?數(shù)字頻率計設(shè)計中的測頻計數(shù)模塊共有多少個狀態(tài)？（）
?在verilogHDL的數(shù)字表達方式用，和十進制數(shù)127表示的數(shù)字相同的表達方式有（）。
CD放大器具有較（）的輸入電阻和較（）的輸出電阻。?????
現(xiàn)在定義了一個1位的加法器addbit（ci，a，b，co，sum），模塊的結(jié)果用表達式表示為{co，sub}=a+b+ci，其中a，b為兩個加數(shù)，ci為來自低位的進位，sum為和，co為向高位的進位，如果以此1位加法器構(gòu)建四位加法器，同時定義頂層模塊中的端口信號和中間變量的定義：下面通過層次調(diào)用的方式進行邏輯實現(xiàn)中的表達式正確的是（）。