A.G1+P1+P0
B.P1·G0+P1·P0·C0
C.G1+P1·G0+P1·P0·C0
D.G1+P1+P0·C0·G0
您可能感興趣的試卷
你可能感興趣的試題
A.簡(jiǎn)化電路實(shí)現(xiàn)的復(fù)雜程度
B.適用更寬位的加法運(yùn)算
C.提前計(jì)算出“進(jìn)位輸出信號(hào)”
D.節(jié)省基本邏輯門(mén)之間的連線(xiàn)
A.1000-1011
B.1000+1101
C.1000+1011
D.1000-0011
對(duì)于如圖所示的全加器，當(dāng)A、B和進(jìn)位輸入Cin分別為1、0、1時(shí)，輸出端口S和進(jìn)位輸出Cout為：（）
A.S=0，輸出進(jìn)位0
B.S=1，輸出進(jìn)位0
C.S=1，輸出進(jìn)位1
D.S=0，輸出進(jìn)位1
A.全加器雖能處理進(jìn)位輸入，但全加器本身并不能產(chǎn)生進(jìn)位輸出
B.全加器既不能產(chǎn)生進(jìn)位輸出，也不能處理進(jìn)位輸入
C.半加器雖能產(chǎn)生進(jìn)位輸出，但半加器本身并不能處理進(jìn)位輸入
D.全加器雖能產(chǎn)生進(jìn)位輸出，但全加器本身并不能處理進(jìn)位輸入
A.andi rt，rs，imm
B.addi rt，rs，imm
C.addiu rt，rs，imm
D.and rt，rs，imm
最新試題
將十六進(jìn)制數(shù)（2BA）16化成十進(jìn)制數(shù)，正確結(jié)果為（）。
在計(jì)算機(jī)存儲(chǔ)層次結(jié)構(gòu)中，以下哪種存儲(chǔ)器技術(shù)能同時(shí)具備高速訪問(wèn)、低功耗和大容量？（）
由硬件實(shí)現(xiàn)的功能改由軟件模擬來(lái)實(shí)現(xiàn)的做法被稱(chēng)為（）
從給定的選項(xiàng)中選擇你認(rèn)為正確的一項(xiàng)。A.半加器B.全加器C.原碼D.補(bǔ)碼E.數(shù)據(jù)校驗(yàn)F.檢查溢出G.正確H.錯(cuò)誤I.異或J.與或（1）加法器是由（）和相應(yīng)的邏輯電路組成的。（2）定點(diǎn)數(shù)的加減法可以由帶符號(hào)位的原碼、反碼和補(bǔ)碼直接參與運(yùn)算，其中（）加減法運(yùn)算的實(shí)現(xiàn)規(guī)則最簡(jiǎn)單，電路實(shí)現(xiàn)也最方便。（3）執(zhí)行補(bǔ)碼加減法運(yùn)算一定要（），否則無(wú)法確定是否正確。（4）使用雙符號(hào)位執(zhí)行加減法運(yùn)算后，若兩個(gè)符號(hào)位不同，即出現(xiàn)01和10，表示運(yùn)算結(jié)果（）。（5）在數(shù)值運(yùn)算中數(shù)值位向符號(hào)位進(jìn)位，或符號(hào)位向更高位進(jìn)位產(chǎn)生的溢出，可以用這兩個(gè)進(jìn)位輸出的（）操作來(lái)判斷。
已知定點(diǎn)小數(shù)的真值X=-0.1001，Y=0.1101，求[X -Y]補(bǔ)，正確結(jié)果為（）。
主存儲(chǔ)器通常由以下哪些部分組成？（）
從6管的SRAM記憶單元到單管的DRAM記憶單元，有利于提高（）。
計(jì)算機(jī)采用總線(xiàn)結(jié)構(gòu)的好處是（）。
動(dòng)態(tài)MOS記憶單元是靠MOS電路中的柵極（）來(lái)存儲(chǔ)信息的。
計(jì)算機(jī)的I/O接口是（）之間的交接界面。