A.CPU總線
B.系統(tǒng)總線
C.PCI總線
D.ISA總線
您可能感興趣的試卷
你可能感興趣的試題
A.指令周期是指CPU執(zhí)行某條指令的時(shí)間
B.一個(gè)指令周期常常包含若干個(gè)CPU周期
C.一個(gè)CPU周期包含若干時(shí)鐘周期
D.一條機(jī)器指令對(duì)應(yīng)一個(gè)微程序，微程序是由若干條微指令序列組成
A.程序員調(diào)度的
B.操作系統(tǒng)管理的
C.由程序員和操作系統(tǒng)共同協(xié)調(diào)完成的
D.硬件自動(dòng)完成的
A.223
B.224
C.225
D.226
A.指令條數(shù)比CISC少
B.指令長(zhǎng)度固定，指令格式種類少，尋址方式種類少
C.在程序中出現(xiàn)頻率占80%的指令占指令總數(shù)的20%
D.只有取數(shù)/存數(shù)指令訪問存儲(chǔ)器
A.SRAM和DRAM都是易失性存儲(chǔ)器
B.ROM存儲(chǔ)器內(nèi)容是預(yù)置的，固定的，無法改寫
C.多模塊交叉存儲(chǔ)器主要是解決主存空間不夠大的問題
D.cache存儲(chǔ)器是為了解決CPU和主存之間在速度上不匹配的問題
最新試題
RAM記憶單元從6管變到4管，在保持狀態(tài)時(shí)沒有外加電源供電，使得RAM成為了（）。
從給定的選項(xiàng)中選擇認(rèn)為正確的一項(xiàng)。A.并行B.串行C.端口D.接口E.輸出指令F.輸入指令（1）近距離設(shè)備與主機(jī)間傳輸數(shù)據(jù)，適合選用（）接口。（2）遠(yuǎn)程終端及計(jì)算機(jī)網(wǎng)絡(luò)設(shè)備等遠(yuǎn)離主機(jī)的設(shè)備傳輸信息，更適合選用（）接口。（3）接口與端口是兩個(gè)不同的概念，（）是指接口電路中可以被CPU直接訪問的寄存器。（4）CPU通過（）可以從有關(guān)端口讀取信息。（5）CPU也可以通過（）把信息寫入有關(guān)端口。
在計(jì)算機(jī)存儲(chǔ)層次結(jié)構(gòu)中，以下哪種存儲(chǔ)器技術(shù)能同時(shí)具備高速訪問、低功耗和大容量？（）
從6管的SRAM記憶單元到單管的DRAM記憶單元，有利于提高（）。
計(jì)算機(jī)系統(tǒng)是可以分層的，在某級(jí)觀察者角度看到的機(jī)器被稱為（），只需要通過該級(jí)語(yǔ)言來了解和使用。
已知定點(diǎn)小數(shù)的真值X=-0.1001，寫出[X]反，正確結(jié)果為（）。
從給定的選項(xiàng)中選擇你認(rèn)為正確的一項(xiàng)。A.半加器B.全加器C.原碼D.補(bǔ)碼E.數(shù)據(jù)校驗(yàn)F.檢查溢出G.正確H.錯(cuò)誤I.異或J.與或（1）加法器是由（）和相應(yīng)的邏輯電路組成的。（2）定點(diǎn)數(shù)的加減法可以由帶符號(hào)位的原碼、反碼和補(bǔ)碼直接參與運(yùn)算，其中（）加減法運(yùn)算的實(shí)現(xiàn)規(guī)則最簡(jiǎn)單，電路實(shí)現(xiàn)也最方便。（3）執(zhí)行補(bǔ)碼加減法運(yùn)算一定要（），否則無法確定是否正確。（4）使用雙符號(hào)位執(zhí)行加減法運(yùn)算后，若兩個(gè)符號(hào)位不同，即出現(xiàn)01和10，表示運(yùn)算結(jié)果（）。（5）在數(shù)值運(yùn)算中數(shù)值位向符號(hào)位進(jìn)位，或符號(hào)位向更高位進(jìn)位產(chǎn)生的溢出，可以用這兩個(gè)進(jìn)位輸出的（）操作來判斷。
存儲(chǔ)器堆棧需要設(shè)置一個(gè)專門的硬件寄存器，稱為（），而寄存器堆棧則沒有。
（）又稱為萬國(guó)碼，是由許多語(yǔ)言軟件制造商聯(lián)盟制定的可以容納世界上所有文字和符號(hào)的字符編碼方案。
將十六進(jìn)制數(shù)（2BA）16化成十進(jìn)制數(shù)，正確結(jié)果為（）。