A.B689DH
B.ABCDH:ABCDH
C.ABCD0H
D.不確定
您可能感興趣的試卷
你可能感興趣的試題
A.數(shù)據(jù)段的偏移地址
B.代碼段段基址
C.下一條指令的偏移地址
D.01H
A.100ns
B.200ns
C.400ns
D.800ns
A.最高位作為符號位
B.最低位作為符號位
C.任一位都可作為符號位
D.不能表示有符號數(shù)
A. AX,SI,DI,BX
B. BP,BX,CX,DX
C. SI,DI,BP,BX
D. BX,CX,SI,DI
A.沒有時鐘信號發(fā)生器
B.由編程進(jìn)行模式設(shè)定
C.需要總線控制器8288
D.適用于單一處理機(jī)系統(tǒng)
最新試題
按照是否需要刷新操作分類,RAM可分為()和()。
只要讀取8086CPU存儲器偶地址存儲體內(nèi)容時,BHE#=1,A0=0。()
MSP430單片機(jī)可以通過方向寄存器的8個位分別定義8個引腳的輸入/輸出方向。()
ROL、ROR、RCL或RCR指令中的目的操作數(shù)可以是8/16位的寄存器或存儲器。()
I2C總線的通信速率僅由主機(jī)確定。
增計數(shù)模式的計數(shù)過程是()。
容量為8K×8bit的存儲器芯片,該芯片的地址線有()根,數(shù)據(jù)線有()根。
在I2C總線中,應(yīng)答信號始終由從機(jī)發(fā)出。
I2C總線的多主機(jī)仲裁是依靠兩條信號線的開漏輸出與上位電阻形成的()實(shí)現(xiàn)的。
采用1K*1bit的芯片構(gòu)成1K*8bit的存儲器系統(tǒng),每個字節(jié)的各位分別存儲在8個芯片中,每次同時讀寫8個芯片。()