A.CRC校驗(yàn)
B.奇偶檢驗(yàn)
C.異或校驗(yàn)
D.和校驗(yàn)
您可能感興趣的試卷
你可能感興趣的試題
A.RS-232電平
B.RS-422電平
C.RS-485電平
D.TTL電平
為避免信號傳輸過程中碰到傳輸介質(zhì)斷面而產(chǎn)生的反射干擾，在如下圖所示的RS422通信總線中，應(yīng)安裝終端匹配電阻的地方有（）
A.Y1和Z1、A1和B1之間
B.A1和B1、A2和B2之間
C.Y1和Z1、Y2和Z2之間
D.A2和B2、Y2和Z2之間
A.MAX232
B.PL2303
C.MAX485
D.MC1488
A.字符間異步，字符內(nèi)異步
B.字符間異步，字符內(nèi)同步
C.字符間同步，字符內(nèi)異步
D.字符間同步，字符內(nèi)同步
A.3750
B.234.375
C.7500
D.468.75
最新試題
采用1K*1bit的芯片構(gòu)成1K*8bit的存儲(chǔ)器系統(tǒng)，每個(gè)字節(jié)的各位分別存儲(chǔ)在8個(gè)芯片中，每次同時(shí)讀寫8個(gè)芯片。（）
8086CPU內(nèi)部標(biāo)志寄存器FLAG共有6個(gè)有效的標(biāo)志位。
I2C總線的多主機(jī)仲裁是依靠兩條信號線的開漏輸出與上位電阻形成的（）實(shí)現(xiàn)的。
假設(shè)在增計(jì)數(shù)模式下的計(jì)數(shù)時(shí)鐘為12MHz，定時(shí)1s如何實(shí)現(xiàn)（）。
MSP430單片機(jī)的ADC12轉(zhuǎn)換結(jié)果緩沖的寄存器有（）個(gè)。
在一個(gè)較短的時(shí)間間隔內(nèi)，CPU訪問存儲(chǔ)器時(shí)，無論是存取指令還是存取數(shù)據(jù)，所訪問的存儲(chǔ)單元都趨于聚集在一個(gè)較小的連續(xù)區(qū)域中，而對此范圍以外的地址訪問甚少的現(xiàn)象就稱為程序訪問的（）性。
ROL、ROR、RCL或RCR指令中的目的操作數(shù)可以是8/16位的寄存器或存儲(chǔ)器。（）
要組成32M×8bit的存儲(chǔ)器，需要1M×4bit的存儲(chǔ)芯片共（）片。
SPI總線是一種（）形總線結(jié)構(gòu)，在SCLK時(shí)鐘信號的控制下，兩個(gè)雙向（）寄存器進(jìn)行數(shù)據(jù)交換。
8086CPU讀取外設(shè)端口數(shù)據(jù)時(shí)，一次可以讀取16位二進(jìn)制數(shù)。（）