A.PSEN、ALE
B.WR、RD、ALE
C.ALE、INT0
D.ALE、INT1
您可能感興趣的試卷
你可能感興趣的試題
A.地址鎖存控制引腳
B.復(fù)位引腳
C.訪問(wèn)外部程序存儲(chǔ)器讀選通引腳
D.讀選通引腳
A.地址鎖存控制引腳
B.復(fù)位引腳
C.串行口輸入端
D.串行口輸出端
A.地址鎖存控制引腳
B.復(fù)位引腳
C.讀選通引腳
D.寫選通引腳
A.外接定時(shí)器
B.外接串行口
C.外部中斷
D.外接晶振
A.0組
B.1組
C.2組
D.3組
最新試題
下列選項(xiàng)中不屬于使用中斷的優(yōu)勢(shì)的選項(xiàng)是（）。
在嵌入式應(yīng)用系統(tǒng)中，模擬I2C時(shí)序擴(kuò)展比硬件I2C通信擴(kuò)展具有更大的靈活性。
在查詢式輸出接口典型電路中，數(shù)據(jù)端口地址和狀態(tài)端口地址可以是相同地址。（）
增計(jì)數(shù)模式的計(jì)數(shù)過(guò)程是（）。
MSP430單片機(jī)的JTAG引腳可用于程序下載和在線調(diào)試。（）
STM32的SPI接口最多有（）個(gè)，數(shù)據(jù)幀最多可以有（）位。
某存儲(chǔ)器系統(tǒng)要求采用3：8譯碼器對(duì)A19~A15進(jìn)行全譯碼，需要（）片。
8086CPU讀取外設(shè)端口數(shù)據(jù)時(shí)，一次可以讀取16位二進(jìn)制數(shù)。（）
SPI總線是一種（）形總線結(jié)構(gòu)，在SCLK時(shí)鐘信號(hào)的控制下，兩個(gè)雙向（）寄存器進(jìn)行數(shù)據(jù)交換。
要組成32M×8bit的存儲(chǔ)器，需要1M×4bit的存儲(chǔ)芯片共（）片。