I2C總線的多主機(jī)仲裁是依靠兩條信號線的開漏輸出與上位電阻形成的（）實(shí)現(xiàn)的。

按照是否需要刷新操作分類，RAM可分為（）和（）。

下列選項(xiàng)中不屬于使用中斷的優(yōu)勢的選項(xiàng)是（）。

8086CPU讀取外設(shè)端口數(shù)據(jù)時，一次可以讀取16位二進(jìn)制數(shù)。（）

在嵌入式應(yīng)用系統(tǒng)中，模擬I2C時序擴(kuò)展比硬件I2C通信擴(kuò)展具有更大的靈活性。

MOV指令執(zhí)行之后將源操作數(shù)（字或字節(jié)）傳送到目的操作數(shù)。（）

在I2C總線中，應(yīng)答信號始終由從機(jī)發(fā)出。

增計(jì)數(shù)模式的計(jì)數(shù)過程是（）。

采用1K*1bit的芯片構(gòu)成1K*8bit的存儲器系統(tǒng)，每個字節(jié)的各位分別存儲在8個芯片中，每次同時讀寫8個芯片。（）

I2C總線的通信速率僅由主機(jī)確定。