A.8255
B.8259
C.62264
D.8253
您可能感興趣的試卷
你可能感興趣的試題
A.T3
B.T4和前一個(gè)狀態(tài)下降沿
C.T3狀態(tài)和T4狀態(tài)上升沿
D.T2狀態(tài)
A.T1
B.T2
C.T3
D.T4
A.可屏蔽中斷請求信號，中斷響應(yīng)信號
B.不可屏蔽中斷請求信號，中斷響應(yīng)信號
C.不可屏蔽中斷請求信號，地址鎖存信號
D.可屏蔽中斷請求信號，地址鎖存信號
A.74LS245
B.74LS244
C.74LS373
D.74LS273
A.（DS）×16＋（BX）＋（SI）
B.（ES）×16＋（BX）＋（SI）
C.（SS）×16＋（BX）＋（SI）
D.（CS）×16＋（BX）＋（SI）
最新試題
指令A(yù)DD AL，6[BP][DI]是錯(cuò)誤的。（）
I2C總線的多主機(jī)仲裁是依靠兩條信號線的開漏輸出與上位電阻形成的（）實(shí)現(xiàn)的。
MOV指令執(zhí)行之后將源操作數(shù)（字或字節(jié)）傳送到目的操作數(shù)。（）
SPI總線是一種（）形總線結(jié)構(gòu)，在SCLK時(shí)鐘信號的控制下，兩個(gè)雙向（）寄存器進(jìn)行數(shù)據(jù)交換。
在嵌入式應(yīng)用系統(tǒng)中，模擬I2C時(shí)序擴(kuò)展比硬件I2C通信擴(kuò)展具有更大的靈活性。
10號DOS系統(tǒng)功能調(diào)用可以用于將多個(gè)字符輸入到指定緩沖區(qū)之中。（）
采用1K*1bit的芯片構(gòu)成1K*8bit的存儲器系統(tǒng)，每個(gè)字節(jié)的各位分別存儲在8個(gè)芯片中，每次同時(shí)讀寫8個(gè)芯片。（）
I2C總線的通信速率僅由主機(jī)確定。
在I2C總線中，應(yīng)答信號始終由從機(jī)發(fā)出。
SPI總線的4個(gè)信號是（）、（）、（）和/CS或/SS。