您可能感興趣的試卷
你可能感興趣的試題
A.除法錯(cuò)中斷
B.不可屏蔽中斷
C.可屏蔽中斷
D.單步中斷
A.I/O端口與內(nèi)存統(tǒng)一編址
B.I/O端口獨(dú)立編址
C.全譯碼編址
D.部分譯碼編址
A.1
B.2
C.3
D.4
A.8,雙緩沖
B.12,雙緩沖
C.12,單緩沖
D.8,單緩沖
最新試題
容量為8K×8bit的存儲(chǔ)器芯片,該芯片的地址線有()根,數(shù)據(jù)線有()根。
下列選項(xiàng)中不屬于使用中斷的優(yōu)勢(shì)的選項(xiàng)是()。
在嵌入式應(yīng)用系統(tǒng)中,模擬I2C時(shí)序擴(kuò)展比硬件I2C通信擴(kuò)展具有更大的靈活性。
8255A的端口地址線是A0、A1,所以端口地址為0,1,2,3。()
MSP430單片機(jī)的ADC12轉(zhuǎn)換結(jié)果緩沖的寄存器有()個(gè)。
SPI總線是一種()形總線結(jié)構(gòu),在SCLK時(shí)鐘信號(hào)的控制下,兩個(gè)雙向()寄存器進(jìn)行數(shù)據(jù)交換。
某存儲(chǔ)器系統(tǒng)要求采用3:8譯碼器對(duì)A19~A15進(jìn)行全譯碼,需要()片。
采用1K*1bit的芯片構(gòu)成1K*8bit的存儲(chǔ)器系統(tǒng),每個(gè)字節(jié)的各位分別存儲(chǔ)在8個(gè)芯片中,每次同時(shí)讀寫(xiě)8個(gè)芯片。()
8086CPU內(nèi)部標(biāo)志寄存器FLAG共有6個(gè)有效的標(biāo)志位。
指令A(yù)DD AL,6[BP][DI]是錯(cuò)誤的。()