A.CPU提供全部控制信號(hào)
B.由編程進(jìn)行模式設(shè)定
C.不需要8286收發(fā)器
D.需要總線控制器8288
您可能感興趣的試卷
你可能感興趣的試題
A.數(shù)據(jù)
B.地址
C.狀態(tài)
D.其它
A.1個(gè)
B.2個(gè)
C.4個(gè)
D.6個(gè)
A.00017H
B.00068H
C.0005CH
D.0005EH
A.MOV AX，BX
B.MOV AX，[BX]
C.MOV AX，CX
D.MOV AX，[CX]
A.AND AL，0FH
B.AND AL，0FOH
C.OR AL，0FH
D.OR AL，0FOH
最新試題
SPI總線有四工作模式，取決于（）和（）這兩位的組合。
I2C總線的兩條信號(hào)線的名稱是（）和（）。
STM32的I2C接口最多有（）個(gè)，在快速模式下，最高通訊速度可達(dá)（）。
SPI總線的4個(gè)信號(hào)是（）、（）、（）和/CS或/SS。
在一個(gè)較短的時(shí)間間隔內(nèi)，CPU訪問存儲(chǔ)器時(shí)，無論是存取指令還是存取數(shù)據(jù)，所訪問的存儲(chǔ)單元都趨于聚集在一個(gè)較小的連續(xù)區(qū)域中，而對(duì)此范圍以外的地址訪問甚少的現(xiàn)象就稱為程序訪問的（）性。
在I2C總線中，應(yīng)答信號(hào)始終由從機(jī)發(fā)出。
要組成32M×8bit的存儲(chǔ)器，需要1M×4bit的存儲(chǔ)芯片共（）片。
I2C總線的通信速率僅由主機(jī)確定。
某存儲(chǔ)器系統(tǒng)要求采用3：8譯碼器對(duì)A19~A15進(jìn)行全譯碼，需要（）片。
I2C總線的多主機(jī)仲裁是依靠?jī)蓷l信號(hào)線的開漏輸出與上位電阻形成的（）實(shí)現(xiàn)的。