A.ZF
B.IF
C.OF
D.SF
您可能感興趣的試卷
你可能感興趣的試題
A.5MHz
B.2MHz
C.1MHz
D.4MHz
A.數(shù)據(jù)總線緩沖器
B.級聯(lián)緩沖/比較器
C.讀寫控制電路
D.數(shù)據(jù)總線緩沖器與讀寫控制電路
A.00000H~003FFH
B.00000H~000FFH
C.00000H~00100H
D.FFF00H~FFFFFH
A.匯編指令
B.宏指令
C.機器指令
D.偽指令
A.32FFFH
B.23000H
C.33FFFH
D.33000H
最新試題
MSP430單片機的ADC12轉(zhuǎn)換結(jié)果緩沖的寄存器有()個。
I2C總線的多主機仲裁是依靠兩條信號線的開漏輸出與上位電阻形成的()實現(xiàn)的。
在查詢式輸出接口典型電路中,數(shù)據(jù)端口地址和狀態(tài)端口地址可以是相同地址。()
在嵌入式應(yīng)用系統(tǒng)中,模擬I2C時序擴展比硬件I2C通信擴展具有更大的靈活性。
ROL、ROR、RCL或RCR指令中的目的操作數(shù)可以是8/16位的寄存器或存儲器。()
10號DOS系統(tǒng)功能調(diào)用可以用于將多個字符輸入到指定緩沖區(qū)之中。()
按照是否需要刷新操作分類,RAM可分為()和()。
采用1K*1bit的芯片構(gòu)成1K*8bit的存儲器系統(tǒng),每個字節(jié)的各位分別存儲在8個芯片中,每次同時讀寫8個芯片。()
8086CPU讀取外設(shè)端口數(shù)據(jù)時,一次可以讀取16位二進制數(shù)。()
某存儲器系統(tǒng)要求采用3:8譯碼器對A19~A15進行全譯碼,需要()片。