A.寄存器內(nèi)容為零
B.寄存器內(nèi)容不為零
C.運(yùn)算結(jié)果為零
D.運(yùn)算結(jié)果不為零
您可能感興趣的試卷
你可能感興趣的試題
A.0FH
B.0F1H
C.13H
D.3EH
A.64KB
B.128KB
C.1MB
D.1GB
A.44
B.44H
C.64
D.64H
A.30~39
B.30H~39H
C.0~9
D.41H~4AH
A.FFH
B.80H
C.F8H
D.00H
最新試題
按照是否需要刷新操作分類,RAM可分為()和()。
在一個(gè)較短的時(shí)間間隔內(nèi),CPU訪問存儲(chǔ)器時(shí),無論是存取指令還是存取數(shù)據(jù),所訪問的存儲(chǔ)單元都趨于聚集在一個(gè)較小的連續(xù)區(qū)域中,而對此范圍以外的地址訪問甚少的現(xiàn)象就稱為程序訪問的()性。
指令LEA BX,TABLE等價(jià)于指令MOV BX,OFFSET TABLE。()
在I2C總線中,應(yīng)答信號(hào)始終由從機(jī)發(fā)出。
在查詢式輸出接口典型電路中,數(shù)據(jù)端口地址和狀態(tài)端口地址可以是相同地址。()
增計(jì)數(shù)模式的計(jì)數(shù)過程是()。
容量為8K×8bit的存儲(chǔ)器芯片,該芯片的地址線有()根,數(shù)據(jù)線有()根。
只要讀取8086CPU存儲(chǔ)器偶地址存儲(chǔ)體內(nèi)容時(shí),BHE#=1,A0=0。()
SPI總線是一種()形總線結(jié)構(gòu),在SCLK時(shí)鐘信號(hào)的控制下,兩個(gè)雙向()寄存器進(jìn)行數(shù)據(jù)交換。
MSP430單片機(jī)的JTAG引腳可用于程序下載和在線調(diào)試。()