A.數(shù)據(jù)總是先于地址出現(xiàn)。
B.地址總是先于數(shù)據(jù)出現(xiàn)。
C.數(shù)據(jù)與地址同時(shí)出現(xiàn)。
D.地址與數(shù)據(jù)出現(xiàn)的先后是隨機(jī)的。
您可能感興趣的試卷
你可能感興趣的試題
A.CPU給出的。
B.存儲(chǔ)器給出的。
C.CPU和存儲(chǔ)器輪流給出的。
D.CPU和存儲(chǔ)器共同給出的。
A.使CPU復(fù)位，高電平有效。
B.CPU使其它器件復(fù)位，高電平有效。
C.使CPU復(fù)位，低電平有效。
D.CPU使其它器件復(fù)位，低電平有效。
A.CPU向其它主設(shè)備請(qǐng)求使用總線。
B.其它主設(shè)備向CPU請(qǐng)求使用總線。
C.CPU允許其它主設(shè)備使用總線。
D.其它主設(shè)備允許CPU使用總線。
A.CPU向其它主設(shè)備請(qǐng)求使用總線。
B.其它主設(shè)備向CPU請(qǐng)求使用總線。
C.CPU允許其它主設(shè)備使用總線。
D.其它主設(shè)備允許CPU使用總線。
A.CPU通知外設(shè)中斷請(qǐng)求已被響應(yīng)。
B.外設(shè)通知CPU中斷請(qǐng)求已被響應(yīng)。
C.CPU向外設(shè)請(qǐng)求中斷。
D.外設(shè)向CPU請(qǐng)求中斷。
最新試題
STM32的I2C總線開啟一次后可以連續(xù)傳輸任意字節(jié)的數(shù)據(jù)，而無需發(fā)送設(shè)備的地址號(hào)。
SPI總線有四工作模式，取決于（）和（）這兩位的組合。
容量為8K×8bit的存儲(chǔ)器芯片，該芯片的地址線有（）根，數(shù)據(jù)線有（）根。
假設(shè)在增計(jì)數(shù)模式下的計(jì)數(shù)時(shí)鐘為12MHz，定時(shí)1s如何實(shí)現(xiàn)（）。
指令LEA BX，TABLE等價(jià)于指令MOV BX，OFFSET TABLE。（）
在嵌入式應(yīng)用系統(tǒng)中，模擬I2C時(shí)序擴(kuò)展比硬件I2C通信擴(kuò)展具有更大的靈活性。
只要讀取8086CPU存儲(chǔ)器偶地址存儲(chǔ)體內(nèi)容時(shí)，BHE#=1，A0=0。（）
下列選項(xiàng)中不屬于使用中斷的優(yōu)勢(shì)的選項(xiàng)是（）。
采用1K*1bit的芯片構(gòu)成1K*8bit的存儲(chǔ)器系統(tǒng)，每個(gè)字節(jié)的各位分別存儲(chǔ)在8個(gè)芯片中，每次同時(shí)讀寫8個(gè)芯片。（）
在一個(gè)較短的時(shí)間間隔內(nèi)，CPU訪問存儲(chǔ)器時(shí)，無論是存取指令還是存取數(shù)據(jù)，所訪問的存儲(chǔ)單元都趨于聚集在一個(gè)較小的連續(xù)區(qū)域中，而對(duì)此范圍以外的地址訪問甚少的現(xiàn)象就稱為程序訪問的（）性。