A.2個(gè)時(shí)鐘周期
B.4個(gè)時(shí)鐘周期
C.6個(gè)時(shí)鐘周期
D.8個(gè)時(shí)鐘周期
您可能感興趣的試卷
你可能感興趣的試題
A.
B.
C.
D.
A.數(shù)據(jù)總是先于地址出現(xiàn)。
B.地址總是先于數(shù)據(jù)出現(xiàn)。
C.數(shù)據(jù)與地址同時(shí)出現(xiàn)。
D.地址與數(shù)據(jù)出現(xiàn)的先后是隨機(jī)的。
A.CPU給出的。
B.存儲(chǔ)器給出的。
C.CPU和存儲(chǔ)器輪流給出的。
D.CPU和存儲(chǔ)器共同給出的。
A.使CPU復(fù)位，高電平有效。
B.CPU使其它器件復(fù)位，高電平有效。
C.使CPU復(fù)位，低電平有效。
D.CPU使其它器件復(fù)位，低電平有效。
A.CPU向其它主設(shè)備請(qǐng)求使用總線。
B.其它主設(shè)備向CPU請(qǐng)求使用總線。
C.CPU允許其它主設(shè)備使用總線。
D.其它主設(shè)備允許CPU使用總線。
最新試題
嵌入式系統(tǒng)接口擴(kuò)展的4種基本方法是（）、（）、（）和通信擴(kuò)展。
SPI總線是一種（）形總線結(jié)構(gòu)，在SCLK時(shí)鐘信號(hào)的控制下，兩個(gè)雙向（）寄存器進(jìn)行數(shù)據(jù)交換。
在一個(gè)較短的時(shí)間間隔內(nèi)，CPU訪問(wèn)存儲(chǔ)器時(shí)，無(wú)論是存取指令還是存取數(shù)據(jù)，所訪問(wèn)的存儲(chǔ)單元都趨于聚集在一個(gè)較小的連續(xù)區(qū)域中，而對(duì)此范圍以外的地址訪問(wèn)甚少的現(xiàn)象就稱為程序訪問(wèn)的（）性。
指令LEA BX，TABLE等價(jià)于指令MOV BX，OFFSET TABLE。（）
8086CPU內(nèi)部標(biāo)志寄存器FLAG共有6個(gè)有效的標(biāo)志位。
SPI總線有四工作模式，取決于（）和（）這兩位的組合。
STM32的I2C總線開啟一次后可以連續(xù)傳輸任意字節(jié)的數(shù)據(jù)，而無(wú)需發(fā)送設(shè)備的地址號(hào)。
只要讀取8086CPU存儲(chǔ)器偶地址存儲(chǔ)體內(nèi)容時(shí)，BHE#=1，A0=0。（）
在查詢式輸出接口典型電路中，數(shù)據(jù)端口地址和狀態(tài)端口地址可以是相同地址。（）
MSP430單片機(jī)可以通過(guò)方向寄存器的8個(gè)位分別定義8個(gè)引腳的輸入/輸出方向。（）