A.存放CPU寄存器的內(nèi)容
B.數(shù)據(jù)高速存取
C.存放常數(shù)表格
D.存放常用子程序
您可能感興趣的試卷
你可能感興趣的試題
A.13
B.-13
C.-243
D.溢出
A.PA口
B.PB口
C.PC口
D.控制口
A.INTA輸出一個(gè)負(fù)脈沖，將中斷類型碼從AD0～AD7讀入
B.INTA輸出兩個(gè)負(fù)脈沖，在第二個(gè)負(fù)脈沖時(shí)讀取中斷類型碼
C.INTA輸出一個(gè)負(fù)脈沖后，進(jìn)行一次I/O讀周期，讀取中斷類型碼
D.INTA輸出一個(gè)負(fù)脈沖，同時(shí)提供I/O讀控制信號(hào)，讀中斷類型碼
A.軟件包
B.數(shù)據(jù)線
C.控制線
D.地址線
A.256字節(jié)
B.512字節(jié)
C.64K字節(jié)
D.128K字節(jié)
最新試題
STM32的SPI接口最多有（）個(gè)，數(shù)據(jù)幀最多可以有（）位。
通過(guò)條件轉(zhuǎn)移指令JXX可以實(shí)現(xiàn)分支結(jié)構(gòu)程序的編寫(xiě)。（）
I2C總線的多主機(jī)仲裁是依靠?jī)蓷l信號(hào)線的開(kāi)漏輸出與上位電阻形成的（）實(shí)現(xiàn)的。
8086CPU讀取外設(shè)端口數(shù)據(jù)時(shí)，一次可以讀取16位二進(jìn)制數(shù)。（）
要組成32M×8bit的存儲(chǔ)器，需要1M×4bit的存儲(chǔ)芯片共（）片。
增計(jì)數(shù)模式的計(jì)數(shù)過(guò)程是（）。
在嵌入式應(yīng)用系統(tǒng)中，模擬I2C時(shí)序擴(kuò)展比硬件I2C通信擴(kuò)展具有更大的靈活性。
假設(shè)在增計(jì)數(shù)模式下的計(jì)數(shù)時(shí)鐘為12MHz，定時(shí)1s如何實(shí)現(xiàn)（）。
按照是否需要刷新操作分類，RAM可分為（）和（）。
在I2C總線中，應(yīng)答信號(hào)始終由從機(jī)發(fā)出。