A.CLK
B.INTR
C.NMI
D.ALE
您可能感興趣的試卷
你可能感興趣的試題
A.23級
B.24級
C.22級
D.21級
A.兩者統(tǒng)一編址，通過相同的指令訪問兩個空間
B.兩者獨立編址，通過不同的指令訪問兩個空間
C.采用混合編址，即獨立編址和統(tǒng)一編址均采用
D.軟件編址
已知以下數(shù)據(jù)段：
DATA SEGMENT
VAR1 DB 8 dup (2, 3 dup(?))
VAR2 DW VAR3, VAR1, 10h
VAR3 DW 10, ?, 8 dup(?)
DATA ENDS
數(shù)據(jù)段DATA中定義的三個變量共占用（）字節(jié)空間。
A.78
B.68
C.58
D.47
A.段內(nèi)直接轉(zhuǎn)移
B.段內(nèi)間接轉(zhuǎn)移
C.段間直接轉(zhuǎn)移
D.段間間接轉(zhuǎn)移
A.21H
B.40H
C.43H
D.128H
最新試題
某存儲器系統(tǒng)要求采用3：8譯碼器對A19~A15進行全譯碼，需要（）片。
STM32的SPI接口最多有（）個，數(shù)據(jù)幀最多可以有（）位。
在I2C總線中，應(yīng)答信號始終由從機發(fā)出。
8086CPU內(nèi)部標志寄存器FLAG共有6個有效的標志位。
在一個較短的時間間隔內(nèi)，CPU訪問存儲器時，無論是存取指令還是存取數(shù)據(jù)，所訪問的存儲單元都趨于聚集在一個較小的連續(xù)區(qū)域中，而對此范圍以外的地址訪問甚少的現(xiàn)象就稱為程序訪問的（）性。
下列選項中不屬于使用中斷的優(yōu)勢的選項是（）。
采用1K*1bit的芯片構(gòu)成1K*8bit的存儲器系統(tǒng)，每個字節(jié)的各位分別存儲在8個芯片中，每次同時讀寫8個芯片。（）
ROL、ROR、RCL或RCR指令中的目的操作數(shù)可以是8/16位的寄存器或存儲器。（）
I2C總線的兩條信號線的名稱是（）和（）。
I2C總線的多主機仲裁是依靠兩條信號線的開漏輸出與上位電阻形成的（）實現(xiàn)的。