根據(jù)下面定義的數(shù)據(jù)段：
DSEG SEGMENT
DAT1 DB '1234'
DAT2 DW 5678H
DAT3 DD 12345678H
ADDR EQU DAT3–DAT1
DSEG ENDS
執(zhí)行指令MOV AX, ADDR后，AX寄存器中的內(nèi)容是（）
A.5678H
B.0008H
C.0006H
D.0004H
您可能感興趣的試卷
你可能感興趣的試題
A.0，0
B.0，1
C.1，0
D.1，1
A.–36D
B.92D
C.–28D
D.5CH
A.擴(kuò)大主存容量
B.解決CPU和主存之間的速度匹配問(wèn)題
C.提高存儲(chǔ)器的可靠性
D.以上均不對(duì)
A.順序
B.先進(jìn)先出
C.只讀
D.先進(jìn)后出
A.00101011.0100B；43.25D
B.00111011.0100B；43.15D
C.10101011.0101B；42.55D
D.01101101.0110B；41.35D
最新試題
某存儲(chǔ)器系統(tǒng)要求采用3：8譯碼器對(duì)A19~A15進(jìn)行全譯碼，需要（）片。
在一個(gè)較短的時(shí)間間隔內(nèi)，CPU訪問(wèn)存儲(chǔ)器時(shí)，無(wú)論是存取指令還是存取數(shù)據(jù)，所訪問(wèn)的存儲(chǔ)單元都趨于聚集在一個(gè)較小的連續(xù)區(qū)域中，而對(duì)此范圍以外的地址訪問(wèn)甚少的現(xiàn)象就稱為程序訪問(wèn)的（）性。
MSP430單片機(jī)的ADC12轉(zhuǎn)換結(jié)果緩沖的寄存器有（）個(gè)。
SPI總線的4個(gè)信號(hào)是（）、（）、（）和/CS或/SS。
STM32的I2C接口最多有（）個(gè)，在快速模式下，最高通訊速度可達(dá)（）。
MSP430單片機(jī)的JTAG引腳可用于程序下載和在線調(diào)試。（）
采用1K*1bit的芯片構(gòu)成1K*8bit的存儲(chǔ)器系統(tǒng)，每個(gè)字節(jié)的各位分別存儲(chǔ)在8個(gè)芯片中，每次同時(shí)讀寫8個(gè)芯片。（）
ROL、ROR、RCL或RCR指令中的目的操作數(shù)可以是8/16位的寄存器或存儲(chǔ)器。（）
在嵌入式應(yīng)用系統(tǒng)中，模擬I2C時(shí)序擴(kuò)展比硬件I2C通信擴(kuò)展具有更大的靈活性。
指令LEA BX，TABLE等價(jià)于指令MOV BX，OFFSET TABLE。（）